[参考译文] TPS53622：SVID 事务

尊敬的 Carmen：

感谢您的回复。

请查看以下我的答案：

1)我们使用双通道(单相+单相)。
这个问题会影响 SVID 总线、但是它似乎不会直接影响输出轨。

2) 2)因此 、当体模脉冲出现时、系统上电序列失败。
我们尚未了解哪些上电步骤正常进行。

但是、SVID 主器件可能会停止上电序列。
因为、当幻象脉冲出现时、SVID 事务有时看起来是乱码。
请参阅随附的 PDF。

/cfs-file/__key/communityserver-discussions-components-files/196/svid_5F00_dbg_5F00_20180611a.pdf

您是否曾遇到过类似问题、SVID 交易乱码？

>如果您可以共享您的设计原理图、也可以
>在原子发生期间获取 VOUT 和相位的示波器捕获
>脉冲、我们可以从那里深入研究该问题。

我将为此做好准备。

谢谢、

您好！

遗憾的是、我以前没有看到过这个确切的问题、但 SVID 线路看起来是一个根据您共享的内容开始调试的好地方。

您能否确认上拉电阻值允许 Intel 在其 SVID 规格文档中发出上升时间？ 如果它们的大小不正确、迹线电容会减慢信号速度、可能导致时钟和数据线像您看到的那样不同步。 此外，请务必检查路由，以确保也符合英特尔的指导原则。

在您分享原理图和示波器捕获后、我可以更深入地了解 TPS53622是否是问题所在。

谢谢、

Carmen

感谢您的合作。

我构建 了一个环境来重现此问题。
该环境仅包含一个脉冲发生器(而不是 Xeon)和一个 VR 控制器(TPS)。
此时、问题可能会在环境中重现、因此我将对此问题进行评估。

我将在得知新结果后立即与您联系。

谢谢、

很抱歉耽误你的回答。
不幸的是，这一问题尚未得到解决。

因此、我已经向您发送了其他信息-原理图数据、布局数据和重现环境的结果。

如果您有任何信息、请告诉我。