[参考译文] UCC27714：如何为 NFET 软启动周期减慢 HO 上升时间

您好、Don

[报价用户="Don Dapkus"]您是否使用额定电压为25V 的 BVDSS FET [/quot]

BVDSS=200V 、当总线电压最终 达到+165v 时 、很容易推动 IAS 单脉冲包络！ 令人遗憾 的是、80Vdc 的下一级 在随机 源尖峰的情况下运行不正常。

是否想知道将+15 VDD 引脚降至 +12v 是否  有助于缓解 HO 导通10MHz 振铃 电压尖峰？  HV 尖峰 俱乐部 MCU 会在  电机启动时出现重负载时锁定它。 其他栅极驱动器始终存在一些振铃、但电压尖峰 峰值很小、 通常 比 DS 高10V 以下。  

或者 、将 Rgate 设置为75欧姆可能是下一个值、因此到目前为止、较大的 Rgate 值 产生 的 结果并不理想。

/cfs-file/__key/communityserver-discussions-components-files/196/7360.IRF-OptiMOS-200v-84amp-300watt-12mOhm-TO220-IPP120N20NFD.pdf

您好、Don、

[引用 user="Don Dapkus"]我始终希望在功率 MOSFET 的栅极端子旁边看到一个电阻器、尝试使该回路平静下来。

也许一件好事 就是将 Rgate 放置在 栅极引线旁边。 在 并联 FET 布局中、HO 导线保持得很短。  奇怪的 HO 振荡(9-13.5Mhz) 比 具有更长布线的 LO 要差得多。

您好 BP101：

这个话题已经有一段时间了、我们的对话似乎还在 这个话题中继续。 您是否仍在寻找有关此主题的回复？ 请告诉我。

此致、

这是 Don 追求另一个线程、基本上 是 在我 的帖子中回答的 、将死区时间降低到80ns。  另一个线程 很模糊 、主要是问为什么 会发生虚假振铃、导致  脉冲峰值极高的 HO/LO。

我们的直流 电源 现在达到80Vdc、 HO 驱动 的 NFET 源脉冲 峰值 达到122v、 非常周期性/典型值。  在我看来  、米勒平坦区之后的上升时间 对于 QG-NC 较低的 NFETS 而言是快得多的、可能低于100NC。  数据表标题似乎错误地表示 UCC 对于 NFET、4安培栅极驱动/电机驱动很好、 在   生成梯形波形时、它们似乎是一个不良的组合。  我们的 PCB 布局不会产生瞬变、导致 UCC 栅极驱动器 HO/HS 行为失常。 另一方面、UCC 在 生成梯形波形时通过其 HO/HS 结构获得高压直流瞬变。

可能 是 TI 实验室工程师应该更新数据表的原因 、在这种情况下可能会产生解决方案。 不是说其他栅极驱动器不会产生振铃、而是其他栅极驱动  器不会在某个点产生会超过 BVRs 的高 VDS 峰值。 UCC  栅极驱动器似乎主要使用 TI 电源进行测试、 PWM 产生互补的 HI/LI 信号。 梯形波形需要中心对齐的 PWM 信号、这些信号具有不同占空比的重叠 HI/LI 输入。 仅凭此原因可能会导致 HI 输入 施密特触发 器在  不应该的情况下对 HO 图腾柱进行更长时间的脉冲、 这是意外的错误！      

TIDA-00909、TIDA-00778都产生正弦交流波形、  当然 GaN 驱动器捕获中会出现主要振铃 、但峰值较低。 不是因为栅极引线较短或 寄生较少、 而是 高/LI 输入上的 PWM 开关信号滚降(正弦波)  快于 产生梯形波形的 PWM。  TIDA 都生成 交流仿真 波形、这让人质疑 TI 实验室如何确定 UCC 甚至是梯 形数字电机的远程兼容性？ TI 是否曾 测试过 UCC 以产生 PWM 梯形波形、或者是否只是假设  这是可能的？

尊敬的 Derek：

这些更新的捕捉(80VDS) 12.5kHz 显示了通过梯形波形产生的典型加重脉冲的上升时间和幅度。  我们使用来自三个 PWM 发生 器(TM4C1294KCPDT)的中心对齐重叠 HI/LI 输入来驱动本地三相逆变器、如上一篇文章所述。 请注意、唯一永远不高于 VDSS 的脉冲是 每个梯形波形开始 处的第一个脉冲、代码步骤1-2。  降低 HI 输入上相对于 LO 压摆率的压摆率 对  脉冲幅度没有影响。   看起来 UCC 1/2电桥 正尝试像   电源一样提升电机定子电压。  这些 HO 驱动高电压峰值在 我们使用速度要慢得多的栅极驱动器的 PCB 原型中不存在。

TI 是否生产了另一个具有相同引脚输出 的栅极驱动器来纠正这种情况？   将 HO 驱动电阻增加到75欧姆以上似乎 是一种纠正  触发脉冲勘误的奇数方法 、当 LI 上的 PWM 占空比与同一1/2电桥中的 HI 重叠时、即使 死区时间较长且脉冲宽度为1.6us 时、也会发生这种错误。  

TI 或许可以让 TIDA-00778工程师编写代码、通过 IGBT 模块(QG=275nc) UCC27714生成梯形波形。 很难想象 IGBT 模块不会产生与上述捕获相似的结果、或者更糟糕的是、它是饱和晶体管的后半部分。

中心对齐的 HI/LI 重叠 PWM 占空比似乎可能会导致 HO 驱动电流出现高随机峰值、因此不受控制的振铃/纹波电流特征会导致 HO 输出。 可能由于 HO 电流增益过大而导致流出/流入 NFET 栅极区域的孔过大。 这将解释通过 NFET 源产生的不受控制的随机高电压峰值、以及为什么 HO 上较大的栅极电阻值在发生单脉冲 IAS 事件之前似乎会减慢空穴流。 很明显，后一种方法不是我们寻求的 WA。 如果 UCC27714存在勘误条件、则应在披露 PDF 中公开所有内容！

[引用 user="Derek Payne">感谢您耐心地描述这些问题。 [/报价]

必须首先了解 与其他没有 相同问题的600V 栅极驱动器相比、以前的逆变器发生了什么情况。 除了  其他令人感到面容的问题外，这一项目实际上已经停顿了几个月。

[引述 USER="Derek Payne"] UCC27714 是我们目前目录中唯一的14引脚栅极驱动器、[/quot]

也许我们可以在其中放置一个带辅助器、或者至少了解  为什么对于梯形波形而言、串联栅极电阻必须非常大？ 在 HS/HO 上添加10k 而在20k 有助于在80VDSS 时降低峰值。   对于并联 NFETS、总 QGNC 将翻倍。  主要目的是在该过程中从非常昂贵的 NFETS 中吹出垃圾之前、证明 PCB 作为逆变器电机驱动器正常工作。 到目前为止、我们 已经在 该过程中销毁了5个 UCC、但无法理解 HO 输出如何受到我们现在使用的脉冲宽度相同的影响。 奇怪的是、HO  不会短接到 HS 或 HB 或 HS 到 COM/VDD 引脚。  

[引用 user="Derek Payne"]有一些隔离式驱动器、尤其是16引脚 UCC21220、可针对类似功能进行调整。

好的、现在确实会看到 二次脉冲(典型值)、HI 施密特脉冲整形 器可能会略微饱和 、从而使 图腾柱驱动电流加速 HO 栅极驱动。 这就是  为什么    每个 NFET 附近的 HO/HS 上的16.0V 齐纳二极管无法控制之后发生的每个电感振铃周期的电流。  消磁初级脉冲是在   HI 未被120度电度激发后发生的唯一保持80VDSS 的高电平脉冲。

下面是沿 HS 或接地发生的 TRR 恢复的捕获。 占  空比 @24 VDSS 死区时间引起的中心脉冲。 现在、在80 VDSS 下、  死区必须为120ns、最小脉冲宽度为1.6-1.8us、以停止过流故障情况、但该中心 脉冲不会在 更快的占空比下发生。 基本上 、HO 关断 TRR 非常干净 (治愈)、几乎不会产生 任何(di/dv/dt)、这使得 UCC 在这方面更出色。

 技术说明下方的小尺寸：影响 Qr/TRR 恢复的较短死区时间为点、80ns 死区时间删除了 Qrr 的 di/dt 负下冲脉冲。

 体二极管导通通常在死区时间内发生；因此、可以通过最大程度地缩短死区时间来降低。 但是、死区时间下降到多低始终有一个限制。

 二极管导通电流通常由所选拓扑设置、通常不需要更改拓扑。

电流斜率(di/dt)与换向环路的寄生电感有关。 首先、需要重新设计 PCB 以改善 Qrr。 其次、低 di/dt 意味着较大的寄生电感、这通常与高频应用的良好 PCB 布局相矛盾。

借助改进的 OPTIMOS-FD 器件、我们的 PCB UCC 尺寸几乎没有 Qrr/TRR 下冲。 Qrr 降低40%可显著提高效率！  遗憾       的是、经过改进的 Qrr 无法减慢梯形波形波形 Vds 峰值中显示的电感浪涌电流、而 HO 驱动压摆率似乎会加剧。

您好、Don、

我在询问软启动 UCC27714 HO 驱动在 LM5170-Q1多相位双向电流控制器上的实现情况时似乎不太了解。 请看图63、驱动 NFETS 的软启动周期。

您好、Don、

LM5170-Q1数据表第57页中的图63。

然而  、DRV8301 产生 了 Idrive 周期、图 11栅极驱动电流控制部分。  软启动 电流周期无法通过软件完成、因为 HO 图腾柱电流驱动 必须在栅极驱动器级别进行控制。 还有 一个 Wiki 页面 讨论 了栅极驱动器如何控制 NFET GS 电流保持 步骤以防止击穿。 当然、这些类型的栅极驱动    器是低电压器件、但它们正在发展电机驱动技术。   

7.3.5.2 TDRIVE：栅极驱动器状态机