• 状态 Resolved
  • 已锁定 已锁定
  • 回复 5 回复
  • 订户 0 订户
  • 视图 259 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] VLDO1不会随 VSYS 一起输出，设备不能进入"ACTIVATE"模式

admin
Guru**** 2470720 points


请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/681193/vldo1-doesn-t-come-out-with-vsys-and-the-device-cannot-enter-active-mode

尊敬的专家：

我们遇到了 TPS65217C 上电问题。 我们可以在为 VBAT (3.6V)或 AC (5V)供电后测量正确的 SYS 电压。

我们按照要求将 SYS 连接到 VIN_LDO。 从数据表中可以看出、LDO1电压应与 SYS 电压直接输出、但我们无法测量该电压。 (VLDO1上没有负载)

当我们将 PB_IN 保持为低电平时、我们看到5s + 3s 周期、看起来类似于"Wait PWR_EN timeout"和"PB_IN reset"：

-in 5s period -> LDO1输出为1.8V、LDO_GOOD 为高电平、PGOOD 为低电平。

-in 3s period -> LDO1输出为0V、LDO_GOOD 为低电平、PGOOD 为低电平。

-一旦我们将 PWR_EN 拉为高电平、LDO1输出就会降至0V。

-如果我们将 PB_IN 拉为高电平、在这5s 周期之后、LDO1输出下降至0V、永远不会回到1.8V。

 您能为我们提供这方面的帮助吗？如果您需要额外的信息或实验、请告知我们。 非常感谢。

  • 0
    TI__Guru**** 2470720 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    PB_IN 具有50ms 的抗尖峰脉冲时间、无需在5秒的周期内保持低电平。 PWR_EN 必须在5秒超时前置为高电平、甚至可以在 PB_IN 事件前置为有效。

    如果在5秒内未将 PWR_EN 置为有效、器件将返回关闭模式、并且 LDO1将被禁用。 数据表中的图24详细介绍了内部状态机。

    输入上的 UVLO 事件或过热情况等其他故障也可能导致器件关断。

    此致、
    Rick S.
  • 0
    TI__Guru**** 2470720 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好 Richard、
    感谢您的回复。
    我们尝试在 PWR_EN 上置为高电平、但一旦发生这种情况、我们将丢失所有正常输出、例如 LDO1、BYPASS、PGOOD 等
    是否有任何其他故障会导致器件关闭？ 我们确信没有 UVLO 和过热问题。
  • 0
    TI__Guru**** 2470720 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    如果您执行实验并在示波器上捕获这些通道、则调试将更容易：
    VSYS、VLDO1、PB_IN 和 PWR_EN。

    您需要将水平刻度设置为1s/div 以在单个窗口中捕获10s。

    在正常上电序列中、PWR_EN 将在~100ms 内从高电平变为低电平、并且必须保持高电平。

    典型的故障条件是电源轨对地短路或过流、由于负载的浪涌电流过大、过流不会短路。

    如果您从未看到 PGOOD 变为高电平、则一个或多个电源轨出现故障情况。 您所看到的时序图显示、当启用 LDO1时、LDO_PGOOD 处于高电平。 这仅意味着 LDO1电源轨未出现故障。
  • 0
    TI__Guru**** 2470720 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好 Brian、

    感谢你的帮助。

    我们使用示波器捕获了波形、但由于我们拥有的最大时序标度为250ms、因此我们无法使用1s/div 进行捕获。

    -LDO1在 PB_IN 下降时开始输出1.8V 电压、但在 PWR_EN 置为高电平后返回0V 电压。

    -为什么 LDO_GOOD 和 PGOOD 开始和结束为高电平？

  • 0
    TI__Guru**** 2470720 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    我将向您提出相同的问题：为什么在按下 PB_IN 按钮之前 PGOOD 和 LDO_PGOOD 处于高电平？

    仅当 LDO2被启用且稳压为3.3V 时、LDO_PGOOD 可为高电平、但当 LDO1为低电平时、PGOOD 不应为高电平。

    您能否在连接电池之前测量 VIO 并确定是否在外部应用 VIO？
    这将有效地允许 PMIC 关闭时任何 I/O 运行、并产生这种奇怪的行为。

    当 BAT 引脚上未施加电压时、它还将 SYS 和 BAT 上拉至~1V。 这是查看过早将 VIO 应用到 PMIC 的最明显方法。