• 状态 Resolved
  • 已锁定 已锁定
  • 回复 4 回复
  • 订户 0 订户
  • 视图 194 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] UCC27714：使能引脚连接至 VDD 200k、不是典型的 TTL 兼容电平。

admin
Guru**** 2466550 points


请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/682239/ucc27714-enable-pin-tied-to-vdd-200k-not-typical-ttl-compatible-level

器件型号：UCC27714

您好！

现在必须想知道 、来自 MCU 的 EN 驱动问题和 用于驱动 HO 的 Q 的 HI 侧 R 是否会受到 EN 上较低的 TTL 电平的影响。  即使 EN 通过10Rk 下拉、+15 VDD 仍然是  EN 内部200k 上拉的源、而不是 MCU 3V3 LDO 稳压器。 也许此 EN 引脚拉取 MCU 控制会导致稳压器之间的电流流动？

奇怪的是、HO 在 EN 上升或保持高电平状态后的150us Cboot 充电期间出现寄生振荡。 也许 来自+15VDD 降压稳压器和 MCU 的3V3 LDO 的内部电压差会导致 RS LATCH R 输入的寄生振荡、从而影响 HO 输出？  

 MCU 的 GPIO 控制通过51R1系列在 EN 引脚附近去耦、进入 EN、 200pf 接地。 很难想象 这可能会导致 HO 振荡、其中 Q 似乎相对于+15VDD 引脚7松散了对 NFET 的控制。 UCC 的实验室测试也许是了解 EN 引脚是否成为 高侧栅极控制 R 至 Q 的振荡环路 、然后在 Cboot 充电周期内以高频率驱动 HO 输出的唯一方法。

  • 0
    TI__Guru**** 2466550 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    是的、最肯定的是 EN 引脚会造成混乱！

    当 MCU GPIO 端口为(配置) TTL 驱动器并 控制 EN 引脚4时、合作伙伴1/2桥的 HO 输出驱动为高电平、而 驱动信号不存在 HI/LI 输入。 否则、当控制 EN 的 GPIO 端口被取消配置时、UCC HO 输出将正常工作、从而保持 高阻抗。 EN 引脚4的这种奇怪行为 似乎与 TTL 不兼容、因为数据表 中说明了这种情况、否则将不会发生这种情况。 否则、EN 引脚4 可能与控制 GPIO 引脚或其他驱动开关的 OD 兼容。    从电势较低的开关驱动时、输入与 TTL 兼容或(集电极开路)兼容之间存在差异！

  • 0
    TI__Guru**** 2466550 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    EN 引脚不兼容 OD、只需在 GPIO 被取消配置或保持高阻抗状态时禁用 HO/LO 输出。

    因此、问题仍然存在在上述捕获中。 然而、EN 为1.9v 人们会认为 HO/LO 输出将被启用、但它们却没有被启用。
  • 0
    TI__Guru**** 2466550 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好！

    我很高兴您发现了这种奇怪的行为。

    在我看来、输入与 TTL 逻辑兼容。 我找不到 TTL 的原始规格、但根据在网上搜索、我们的电压电平和电流似乎与 TTL 兼容。

    如果您的规格显示了其他规格、请将其发布、以便我查看并对我们的数据表进行必要的更改、从而更好地反映芯片的性能。

  • 0
    TI__Guru**** 2466550 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Don、

    数据表最小值/最大值只是一个奇数范围、 我想介绍一下我认为的许多芯片运行变量。 TM4C129x MCU 类设置了一个特定的逻辑电平、其中高/低值/端与 VDD 相关。 由于范围如此宽、EN 200k 上拉至 VDD 似乎比 连接 MCU 级 PWM 更麻烦。 首先、所有表级别都是相对 VDD 的良性级别、 大多数情况下都可能 会看到  上表中的级别 、 而折扣 VDD 在方框图中起作用。 换句话说、该表 使 EN 引脚看起来是安全的逻辑电平、实际上直接耦合到3V3 MCU GPIO 引脚 可能会破坏 该引脚、如果不是立即随时间推移而损坏该引脚。