[参考译文] TPS61021A：EN 延迟时间

admin

Other Parts Discussed in Thread: TPS61021A

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

器件型号：TPS61021A

您好！

我们收到了客户关于 TPS61021A 的问题。
请帮帮我们。

[问题]
EN 启动和关断延迟时间是多少？

它们考虑的是输出放电电路。是否有任何通信电路？

此致、
tateo

0 admin 7 年多前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

大家好、Tateo-San、
只需告诉您支持此部件的工程师目前正在休假。您可能需要等到下周初才能得到答案。

谢谢、
Youhao

0 admin 7 年多前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

大家好、感谢您的快速回复。我们了解您的当前状态。我们期待您的反馈。

此致、

tateo

0 admin 7 年多前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、Tateo、

我回来了。很抱歉耽误你的时间。启动期间的 EN 延迟约为150us。关断期间的 EN 延迟非常短、只有几 us。 Vo 下降时间取决于输出电容和负载电流。

您的应用中的放电时间要求是什么？

0 admin 7 年多前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

大家好、感谢您的快速回复。他们正在考虑以下放电电路。输出电压为3.3V、放电电阻器为10至100欧姆。它们担心放电 FET 会在 IC 处于活动状态时打开。是否有更好的解决方案？

此致、
tateo

0 admin 7 年多前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

逻辑正常。如果 EN 在打开期间保持高电平、则无需担心问题。

0 admin 7 年多前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、感谢您的回复。当 EN 关断时、如果放电 FET 在 IC 关断之前导通、则负载电流将增大。他们希望确保在 IC 关断后打开放电 FET。是否有任何解决方案？

此致、
tateo

0 admin 7 年多前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

实际上、从 EN 低电平到 IC 关断延迟非常短、在几个月内即可完成。也就是说、一旦 EN 为低电平、低侧 FET 和高侧 FET 将立即关闭。因此、此时负载电流的增加对 IC 没有影响。如果他们担心时序问题、也可能会给放电 FET 增加一些 RC 延迟。

电源管理（参考译文帖）(Read Only)