• 状态 Resolved
  • 已锁定 已锁定
  • 回复 4 回复
  • 订户 0 订户
  • 视图 118 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] UCD3138A：DPWM 占空比超过100%

admin
Guru**** 2494635 points
Other Parts Discussed in Thread: UCD3138A

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/716859/ucd3138a-dpwm-duty-more-then-100

器件型号：UCD3138A

对于 UCD3138A、电荷泵在闭环中运行。 为此、我在多模式下使用 DPWM 模块。 该占空比将通过前端和滤波器(PI 稳压器)进行控制。

基本上、输出电压的调节工作正常、DPWM 根据输出端的负载电阻改变其占空比。

我现在的问题是、DPWM 输出信号有时会在超过100%的占空比下保持开启状态。 请参阅屏幕截图：



我可以通过某种方式防止这种情况吗？

DPWM 初始化： 

DPWMEV1.ALL =(int)(Dpwm1Regs.DPWMPRD * 0.05)；
DPWMEV2.all = 0；
DPWMEV3.ALL =(int)(Dpwm1Regs.DPWMPRD * 0.05)；
DPWMEV4.ALL = 0；
DPWMCTRL0.bit.PWM_MODE = 2；
DPWMCTRL1.bit.EVENT_UP_SEL = 0；
DPWMSAMPTRIG1.ALL =(int)(Dpwm1Regs.DPWMPRD * 0.96)；
DPWMCTRL2.bit.SAMPLE_TRIG1_oversample = 3；
DPWMCTRL2.bit.SAMPLE_TRIG1_MODE = 0；
DPWMCTRL2.bit.sample_trig_1_EN = 1；

滤波器初始化： 

FILTEROCLPHI.bit.output_CLAMP 高电平=(int)(Dpwm1Regs.DPWMPRD * 0.75)；
FILTEROCLPLA.bit.output_clamp 低电平= 0；
FILTERCTRL.bit.output_MULT_SEL = 1；
FILTERCTRL.bit.PERIOD_MULT_SEL = 0；

有人可以提供帮助吗？ 提前感谢！

  • 0
    TI__Guru**** 2494635 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    FILTERMUX 寄存器中的 Filter2_PER_SEL 位域设置为什么？
    如果未设置、则默认值为从 DPWM0开始、而不是从 DPWM2开始。
  • 0
    TI__Guru**** 2494635 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    感谢您的回复！ 我正在使用 FE0、filter1和 DPWM1模块。 LoopMux 配置为： 

    LoopMuxRegs.SAMPTRIGCTRL.bit.FE0_TRIG_DPWM1_EN = 1；//为 FE0
LoopMuxRegs.FILTERMUX.bit.filter1_FE_SEL 使用 DPWM1样本触发器 = 0；// FE0向 CLA1
LoopMuxRegs.FILTERMUX.bit.filter1_PER_SEL 提供数据 = 1；//从 DPWM1
LoopMuxRegs.DPWMMUX.bit.DPWM1_FILTER_SEL 中选择 CLA1开关周期 = 1；// CLA1为 DPWM1提供输入

    如果环路多路复用器将提供错误的 DPWM 频率、则占空比应超过100% oftener！ 我想问题是、DPWM 模块在到达滤波器占空比后不会关闭其输出引脚。 此类行为的可能原因是什么？

  • 0
    TI__Guru**** 2494635 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    plese set the：
    DPWMCTRL1.bit.EVENT_UP_SEL = 1；
    并查看问题是否已解决。

    此致、
  • 0
    TI__Guru**** 2494635 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好 Yitzhak、

    感谢您的帮助：这解决了我的问题！

    此致、

    Andy