主题中讨论的其他器件:TXS0108E、
您好!
当开/关信号为低电平时、Vout 上的输出为何仍然为高电平?
Vbias:5V、Vin1和2:3.3V、on1和2:低电平(0.032V)、Vout1和2:3.329V
通过电平转换器 TXS0108E 将开/关信号驱动为低电平(通过 DMM 测量)。
谢谢、
艾伯特
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
下游负载当前未连接到任何器件、只需使用1M 探针监测输出即可。
附件是示波器快照、第一个探针探测芯片的开/关引脚、第二个探针探测芯片的 Vout。
开/关信号由 FPGA 驱动、但两者之间有一个1.5V 至3.3V 电平转换器(TXS0108E)。
最初、当系统上电但在对 FPGA 进行编程之前(大约0.8秒)、FPGA 将不会驱动信号(三态)、从电平转换器发出的信号将保持高电平大约0.8秒、直到 FPGA 将信号驱动为低电平。
如您所见、大约0.8秒后、开/关信号被驱动为低电平(低于0.5V);然而、Vout 在3.3V 时仍然保持高电平。
您好、Albert、
啊、我认为您可能使用的 TPS22968版本错误、这是一款没有快速输出放电的 TPS22968N。 我认为该器件正在关闭、但没有理由将输出下拉至 GND、尤其是在负载主要是容性负载的情况下。
更详细地说、 开关的功能是断开电源与负载的连接。 一旦开关关闭、这两者之间的连接就会断开、电容会自行保留。 如果没有负载对电容放电、电容电压就没有理由快速降低。
我建议您试用具有 QOD 功能的 TPS22968。 只要 EN 为低电平、这将通过一个内部电阻器下拉电源轨。
谢谢、
黄亚瑟