This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/730564/tps1h100-q1-pull-up-resistor-for-vcs-h
大家好、团队、
您能告诉我 VCS H 的电阻范围吗？
此致、 Nagata。
您好！
CS 引脚可提供高达30mA 的电流。 该电流导致 器件中的最大功率损耗为 VCS、H (max) x ICS (max)= 4.9V x 30mA = 147mW。 这会导致结温上升41C/W x 0.147W = 6°C。CS 引脚上的下拉电阻器的选择可根据系统允许的功率损耗来确定。 CS 引脚能够提供至少10mA 的拉电流。 对于不会导致额外结温上升的情况、当 VCS 在4.9V 的上限处处于高电平时、我建议从 CS 引脚上拉的电流不超过10mA。
此致
您好、Mahmoud、
非常感谢您的支持。 我想知道过流情况与 Vout 过流情况下恢复的间隔时间。
一旦在 Vout 发生过流情况(短路情况)、CS 引脚的电压将变为 VCS、H 测量是这样的 1.输出电压下的过流条件(短路条件)-> 2. Incrased Iout 并 越过阈值、然后 停止 Vout 输出(CS 引脚= VCS、H) -> 3. 在停止 Vout 输出后 、降低 Iout 并超过恢复阈值-> 4、输出 Vout 电压( CS 引脚= 0V)-> 2. Incrased Iout 并超过阈值、然后 停止 Vout 输出(CS 引脚= VCS、H)-> 3. -> 4. ->…
在上述序列中、您能告诉我2 (CS 引脚= VCS、H) <-> 4 (CS 引脚= 0)之间的最小时间吗？ 我想应该是过流检测时间和恢复检测时间...
您好、Nagata-San、
我相信您会询问过流或短路情况下的延迟时间。 请检查随附的文件以了解说明和测量结果。 设置条件位于第二张幻灯片中。 我希望这会涵盖您的问题、请告知我、以便获得进一步支持。
Regardse2e.ti.com/.../TPSxHxxCurrent-limit-behavior.pptx
e2e.ti.com/.../TPS1H100B_5F00_waveform.xlsxHelloMahmoud -San、
我将向您发送其他信息。
请检查所附文件(客户波形)。
此致、
Muraoka Hideyuki
您好、 Mahmoud - San、
请检查所附文件(客户波形)
Hideyuki Muraokae2e.ti.com/.../4331.TPS1H100B_5F00_waveform.xlsx
Hideyuki-San、您好！
CS 信号响应负载电流、负载阶跃响应时间小于10uS (稳定时间)。 响应 FET 栅极下拉的 CS 信号延迟时间最大为180us、可以在 PLZ164W 负载下看到。 这种类型的负载似乎会将电流拉至低于电流限制 (2个大脉冲之间的小电流脉冲)。 当出现小脉冲时、CS 在180us 后变为低电平、并在10us 内保持低电平(稳定时间)。 CS 脉冲频率与负载电流波形相同。 我们无法定义 CS 脉冲宽度。 如果负载电流均匀、例如电阻负载、则 CS 在过载条件下始终应为高 VCS、H。 如果负载电流不一致、CS 可能会 在 稳定时间内产生毛刺脉冲。 可以通过在 CS 引脚和 MCU 之间添加 RC 滤波器来过滤该毛刺脉冲。
大家好、Mahmoud -San、
感谢您的支持。
是否可以设置 TCS、Off2的最小值？
最坏的趋稳时间情况是上限、这一点很重要。 您询问最小趋稳时间是否有任何原因？
如果短路 持续时间为瞬时、我将忽略它。 因此、我想估算最小时间并将其设置 为系统以忽略实例短路。
Nagata。
VCS 的最短导通时间是否为50us？
是的、这是 VCS 切换至 VSC、H 以响应过流所需的最短时间。
