• 状态 Resolved
  • 已锁定 已锁定
  • 回复 8 回复
  • 订户 0 订户
  • 视图 417 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] BQ24295：不充电时的功耗

admin
Guru**** 2496645 points
Other Parts Discussed in Thread: BQ24295, BQ24295EVM-549

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/727873/bq24295-power-consumption-when-not-charging

器件型号：BQ24295

您好！  

我将 bq24295充电控制器与单节2900 mAh 锂离子电池配合使用、并已使用评估板(器件型号 BQ24295EVM-549)进行了一些测试。  

我正在尝试确保我正确理解我的一些测试结果：

  • 我将我的电池连接到评估板、然后让它坐在桌子上大约一周、而不充电或对其执行任何其他操作-电池电压从4.14V 下降到4.03V。这似乎是大量断电、我正在尝试 要弄清楚这是正常的、还是我的配置设置可能有误？ 换句话说、是否有影响应用电路空闲状态功耗的配置设置？
  • 我尝试在通过 CE 引脚禁用 IC 的情况下重复此测试、但结果是相同的(这使我认为这不是配置设置问题、因为我会假设禁用 IC 将最大程度地降低空闲功耗)

假设空闲功耗水平正常、我正在考虑提高性能的方法。 一个想法是、当不存在充电源时、通过 MOSFET 或其他开关从电池上断开充电控制电路。 但是、I2C 线路上的上拉电阻器连接到3V 电源轨、并且 I2C 总线正在使用中(3V 电源轨处于活动状态)、即使充电控制器不会被使用也是如此。 因此、我担心在 bq24295本身未通电的情况下、将这些引脚(通过10k 电阻器)上拉至3V 是否会导致任何问题？

提前感谢您的任何建议或建议、

Brian

  • 0
    TI__Guru**** 2496645 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好 Brian、

    bq24295有一个将电池连接至系统输出的内部 BATFET。 该 FET 上的泄漏电流最大为55uA、这意味着如果没有其他负载连接到电池或 SYS、则会有55uA 的恒定放电电流。

    [引用用户="Brian Krieger"]我在 I2C 线路上有一个3V 电源轨的上拉电阻器，并且 I2C 总线正在使用中(3V 电源轨处于活动状态)，即使充电控制器不会被使用也是如此。 [/报价]

    如果您将 LDO 连接到 SYS、为 I2C 上拉电阻提供3V 电压、这将使总待机电流增加到55uA + LDO 的静态电流(通常在 mA 范围内)。 这将解释系统中的容量下降。

    当没有适配器且不需要系统时、您可以强制关闭 BATFET、我们将此运输模式称为"运输"模式、通过将 REG07[5]写入1即可完成。 这将断开 SYS 上的任何负载、并将泄漏电流降至最大20uA。

    再次打开 FET 的唯一方法是插入输入、通过主机清除该位(但如果您的上拉电阻器由 BAT 供电、I2C 将会关断)或在 QON 引脚上进行从低电平到高电平的转换。

    编辑：想要在295 EVM 上添加 JP1、将 BAT 或 SYS 输出连接到板载 I2C 上拉电阻器。 如果要再次执行测试、请移除此跳线。

  • 0
    TI__Guru**** 2496645 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Fernando、

    感谢您的快速而彻底的回复。

    从 EVM 数据表中可以看出、似乎没有 LDO、因此我希望待机电流为55uA、就像您提到的那样。 但是、我认为一周内55uA 的恒定待机电流总共约为9mAh、如果容量为2900mAh 的电池丢失9mAh、则会导致像我看到的那样出现很大的压降(4.14V 至4.03V)。 EVM 上是否存在任何其他待机电流消耗机制？ 除了电池外、我没有连接任何其他设备。

    感谢您提供有关 EVM 上 JP1的说明-这是一个很好的了解。 更一般而言、如果我要从电池上断开 BAT 引脚(例如、只需将电池与 EVM 完全断开)、但仍要通过10k 电阻器将 I2C 线路上拉至外部3V 电压轨、这是否是一个问题(例如、 我已经看到一些 IC、即使未连接 VDD、也可以通过 I/O 引脚供电)？ 感谢您的帮助、

    Brian

  • 0
    TI__Guru**** 2496645 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好 Brian、

    [引用用户="Brian Krieger"]从 EVM 数据表中可以看出、似乎没有 LDO、[/引用]

    我指的是您用于为 I2C 生成外部3V 电压轨的任何器件；通常是 LDO。该器件具有内部 LDO REGN、但这不是我所指的。 如果您在 SYS 上有任何东西、它将增加电流消耗。  

    在 EVM 上、如果只有电池、则来自 JP1的 I2C 上拉电阻会产生额外的泄漏。

    您是否在测试期间测量了流出电池的实际电流？  

  • 0
    TI__Guru**** 2496645 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Fernando、

    感谢您的跟进。 我确实在测试期间测量了电池的实际电流消耗、您对上拉电阻产生的电流消耗的评论是正确的。 移除 JP1可大幅降低稳态电流消耗、从大约2.7mA 降低到大约34uA (与您所说的一致)。

    好的、这是一个好消息、我现在知道为什么我看到的测试结果与我预期的结果不同-由 INT、CE、I2C 线路等线路上的上拉电阻器导致的损耗是我在测试中看到的功率损耗。

    但是、我仍然不确定如何继续进行设计。 IC 将位于 I2C 总线上、即使在充电控制器空闲时也需要处于活动状态。 这意味着 SDA 和 SCL 引脚(可能还有 INT)将具有上拉电阻器、上拉电阻器会进入3V 电压轨、该电压轨始终处于激活状态。 但是、当不使用充电控制器时、我需要找出一种方法、使 IC 不会通过这些测试中看到的上拉电阻消耗~3mA 的待机电流。 有什么想法吗？ 谢谢、

    Brian

  • 0
    TI__Guru**** 2496645 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好 Brian、

    您可以尝试通过以下几种方法来帮助最大程度地降低总体静态电流：

    • 增加 I/O 引脚上的上拉电阻、例如 OTG、INT、STAT。 这些引脚还具有上拉电阻器。 在 EVM 上、它们为10k、但您可能可以将它们增加到20k。  
    • 将 TPS783等静态更低的 LDO 用于上拉电压轨、并将其用作1.8V 电压轨而不是3V VBAT 电压轨。 这将减小上拉电阻器上的电流。
    • 根据使用的 I2C 频率(100kHz 与400kHz)、您可能能够稍微增大上拉电阻器值。 这里重要的是不要违反 I2C 规范。 您必须增加电阻器的呼吸空间大小将是器件逻辑电平阈值(通常介于0.3V 和0.4V 之间)和总线电容的函数。 本 应用手册 详细介绍了 I2C 上拉的计算。

  • 0
    TI__Guru**** 2496645 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Fernando、

    感谢您的跟进。 我将尝试您建议的一些选项、并查看我的最终结果-如果我有其他问题、我将告诉您。 感谢您的帮助和致以最诚挚的问候、

    Brian

  • 0
    TI__Guru**** 2496645 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好、Fernando、
    快速更新可能会寻求解决类似问题的其他人-我发现、如果我在 INT、I2C 线路等上有上拉电阻器、连接到外部3V 电压轨、而不是连接到 EVM 上的 SYS 电压轨、 没有可测量的额外静态电流消耗。 因此、问题似乎在于上拉电阻专门用于 SYS 轨、而不一定具有上拉电阻。
  • 0
    TI__Guru**** 2496645 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好 Brian、

    只需添加到 INT 注释：int 是一个开漏引脚。 这意味着通过 FET 的泄漏电流将极小、但在有上拉电阻器时仍会有一些泄漏电流。 STAT 也是如此。