[参考译文] TPSM84A21：低频纹波

admin

Other Parts Discussed in Thread: TPSM84A21, TPS54A20

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/1176382/tpsm84a21-low-frequency-ripple

器件型号：TPSM84A21
主题中讨论的其他器件： TPS54A20

大家好、

输出具有数十 kHz 的纹波。
12Vin 0.85Vout 设置。
该负载的电容总计为1300uF。
电容是否超出数据表建议值(1000uF)？

此致、

1 年多前

0 admin 1 年多前

TI__Guru**** 1139930 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、Hirotsugu、

纹波频率是否恒定、不随负载变化？

低频振荡可能是不稳定的迹象。
但在不稳定的情况下、纹波频率不是很恒定、应随负载电流的变化或其他变化而变化。

实际上、1300 μ F 的陶瓷电容器超出了建议的值、可能会导致不稳定。

所有输出电容器(1300 uF)是否都是陶瓷型电容器？

如您所知、TPSM84A21内部已集成了电容器。

在大多数应用中、TPSM84A21 无需外部电容器或高达300uF 的外部陶瓷电容器即可使用。

如果该纹波的频率相当恒定、我还会寻找可能直接耦合的外部频率、或通过生成"拍频"(freq1 - freq2)进行耦合的外部频率。

此致、

Yitzhak Bolurian

0 admin 1 年多前

TI__Guru**** 1139930 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好 Yitzhak、

无论负载如何、纹波频率都是恒定的。

所有输出电容器均为陶瓷型。

这些电容器具有 FPGA 规格所需的容量。

我将陶瓷电容器减小到897 μ F、但纹波没有变化。

电容器之间是否可能发生谐振？

请注意、

0 admin 1 年多前

TI__Guru**** 1139930 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

Hirotsugu、您好！

您是否在单个器件上观察到此问题？您是否尝试过更多电路板？

您能否在输入电压较低和输出负载较高时检查问题是否消失？
这可以帮助我诊断问题。

谢谢、此致、

Yitzhak

0 admin 1 年多前

TI__Guru**** 1139930 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好 Yitzhak、

发现所有器件都存在此问题。

我通过更改 EVM 上的 Cout 电容来验证了它。

Cout 没有周期性振荡、仅330uF、但使用多个100uF 时会发生周期性振荡。

附件仅显示100uF4 + 330uF 和330uF 的结果。

e2e.ti.com/.../TPSM84A21_5F00_Cout.pdf

这是该器件的特性吗？

周期性振荡是否处于不稳定状态？

此致、

0 admin 1 年多前

TI__Guru**** 1139930 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

Hirotsugu、您好！

感谢您提供此数据。

我已经仔细检查了这一点、实际上、这可能会在低输出电压和高输出电压下发生。

这不会导致无界不稳定性问题、因为环路频率高于纹波/低相位频率。

但无论如何、如果您想消除这种低频纹波、我们应该使用前馈电容器增加相位裕度。

您可以在 Vs+和 Vadj 引脚之间添加一个3.3nF 至4.7nF 的前馈电容器来解决此问题。

如果您决定尝试此操作、请确保将 Vs+侧连接到尽可能靠近 IC 的位置。

此致、

Yitzhak Bolurian

0 admin 1 年多前

TI__Guru**** 1139930 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好 Yitzhak、

我尝试添加 CFF (4.7nF)。
它在小电流下得到了改进。
我将此 IC 用于 FPGA 的内核电源、但如果我按照 FPGA 的指导原则连接电容、它将以低频率振荡。
是否有任何方法可以防止振荡、同时保持指南的容量？

e2e.ti.com/.../TPSM84A21_5F00_Cout_2B00_Cff.pdf

此致、

0 admin 1 年多前

TI__Guru**** 1139930 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

Hirotsugu、您好！

即使在更高的负载下、纹波也会有所改善、但这还不够。

您是否尝试过更高值(> 4.7nF)的电容器？

请确保电容器的一侧非常靠近 Vout (而非 Vs+)引脚。

另请注意、TPSM84A21内部已集成200uF 的 COUT。

因此、您还可以将外部 Cout 电容器降低200uF。

此致、

Yitzhak

0 admin 1 年多前

TI__Guru**** 1139930 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好 Yitzhak、

我在更改容量的 EVM 上进行了测试。
随着电容的增加、低频纹波也会增加。
即使该纹波在额定最大电容值(1000uF)范围内、该纹波也会发生吗？

e2e.ti.com/.../tpsm84a21_5F00_cout_12FF_.pdf

此致、

0 admin 1 年多前

TI__Guru**** 1139930 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

Hirotsugu、您好！

是的、我在 EVM 上进行了类似的测试、可能会观察到类似的行为。

请注意、在以下条件下、1000 uF 是最大值：

在不同条件下、例如、对于较低的 Vout (0.85V)、最大 Cout 将较低。

如前所述、该纹波并不意味着环路在这些边界之外可能不稳定。

此致、

Yitzhak

0 admin 1 年多前

TI__Guru**** 1139930 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好 Yitzhak、

您能否分享您的测试波形？

将大电容器放置在靠近器件的位置时、会导致低频纹波的机制是什么？

此致、

0 admin 1 年多前

TI__Guru**** 1139930 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

Hirotsugu、您好！

由于假期原因、我们的美国团队将在 1月3日之后回复您。感谢您的理解。

0 admin 1 年多前

TI__Guru**** 1139930 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

Hirotsugu、您好！

这是纹波。

相位在大约50kHz 时下降到很低的水平。这在 COT 控制模式下很常见。

但是、极低的 Vout 和高 Cout 组合会导致相位下降得比平常更严重。

这就是纹波很明显的原因。

此致、

Yitzhak

0 admin 1 年多前

TI__Guru**** 1139930 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好 Yitzhak、

感谢您的分享。

我知道纹波是由于相位裕度减小所致。
但它是否与它不会变得不稳定相矛盾？
我想解释一下、即使相位裕度很小、也不会变得不稳定。

是因为拓扑是 COT？

此致、

0 admin 1 年多前

TI__Guru**** 1139930 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

Hirotsugu、您好！

当增益为0dB 时、环路相位裕度很小且足够高。
相位在50 KHz 时变得过低、这比环路带宽(单位增益频率)低。

由于环路速度更快、因此不会让该纹波增大到超出界限且不稳定的水平。
所有类似 COT 的转换器相位都会变为低电平、并在它们再次变为低电平之前恢复。

此致、

Yitzhak

0 admin 1 年多前

TI__Guru**** 1139930 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好 Yitzhak、

您能否使用额外的 Cout 测量波特图？

我想确认低相补角。

此致、

0 admin 1 年多前

TI__Guru**** 1139930 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

Hirotsugu、您好！

我离开市区、一直到2023年1月4日。
我可以在下周做这件事(到下周末)。

如果您之前需要此功能、可以在 EVM 上进行测试。

此致、
Yitzhak

0 admin 1 年多前

TI__Guru**** 1139930 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

Hirotsugu、您好！

这里是我在 TPSM84A21模块外部添加700uF 额外电容器后之前捕获的波特图。

并调节1伏输出电压。

在您的情况下、Vout 较低且您添加了更多 Cout、因此增益将较低。

但您可以看到、相位突降非常低。
您还可以注意到、衰减在纹波频率范围内。

希望这对您有所帮助。

此致、

Yitzhak

0 admin 1 年多前

TI__Guru**** 1139930 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好 Yitzhak、

感谢波特图。
相位裕度似乎只有7°。稳定性是否得到保证？

此致、

0 admin 1 年多前

TI__Guru**** 1139930 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

Hirotsugu、您好！

这不是我最近绘制的图。
我不记得在这种情况下是什么 CFF。
我只使用此图向您展示 FCO 之前的相位下降。

使用 CFF 时、您的 FCO 相位裕度应高于该值。
您能否获取系统的波特图？

此致、

Yitzhak

0 admin 1 年多前

TI__Guru**** 1139930 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好 Yitzhak、

我在没有额外 Cout 的情况下使用 EVM 测量了每个输出电压。
结果是否正确？
在相位裕度较小的频率下不会出现纹波。

此致、e2e.ti.com/.../TPSM84A21_5F00_bode_5F00_Vout.pdf

0 admin 1 年多前

TI__Guru**** 1139930 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

Hirotsugu、您好！

这是 TPS54A20 EVM 的波特图：

您可以注意到、相位未降至15度以下。越低、纹波越高、纹波就越有可能出现。

您所附的波形图、尤其是0.85V 波形图、在较低频率下似乎会受到测量噪声的影响、并且还会显示较低的相位骤降。

您可能需要使用"信号整形"来获得不同频率下不同级别的注入信号(如果您的网络分析器支持此功能)。

此致、

Yitzhak

0 admin 1 年多前

TI__Guru**** 1139930 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好 Yitzhak、

我使用信号整形测量了波特图。

当存在低频纹波时、增益为0dB、且不存在相位裕度。

此外、振荡频率看起来与 FCO 相同。

我认为这是一种震荡的症状、但请告诉我您的意见。

此致、e2e.ti.com/.../TPSM84A21_5F00_bode_5F00_Cout.pdf

0 admin 1 年多前

TI__Guru**** 1139930 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

Hirothsugu-San、您好！

美国队今天在国庆节休假，伊扎克明天将作出回应。

谢谢

Tahar

0 admin 1 年多前

TI__Guru**** 1139930 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

Hirotsugu、您好！

我看到您在测量过程中未使用 CFF。
这也将导致相补角如此低。

这肯定是振荡的症状。
但是、正如我之前提到的、如果您在 FCO 处的相位裕度更高并且纹波频率低于 FCO、则没有无界不稳定性的风险。为此、您需要使用大 CFF 在较低频率下添加零点。

此致、
Yitzhak

0 admin 1 年多前

TI__Guru**** 1139930 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好 Yitzhak、

我尝试添加 CFF、但相补角不会更高。
我认为 CFF 工作量更小、因为 Fzero 和 Fpole 接近于实现更低的输出电压。
我应该尝试更多的 CFF、还是有其他更正方法？
在 TPS54A20中、存在 R-C 校正。

e2e.ti.com/.../TPSM84A21_5F00_Cff.pdf

此致、

0 admin 1 年多前

TI__Guru**** 1139930 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

Hirotsugu、您好！

请确保 CFF 电容器的一侧非常靠近 Vout 引脚、而不是沿着 Vout 布线走得更远。

您已经注意到、添加 CFF 可以降低高输出电流时的纹波。
因此、我感到惊讶的是、它不会对您的相补角产生任何影响。

R-C 校正？

此致、

Yitzhak

0 admin 1 年多前

TI__Guru**** 1139930 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好 Yitzhak、

我尝试添加 CFF、但较低的纹波仅是低电流、而不是高电流。

我要在 VS+和 VADJ 引脚之间添加 CFF、对吗？

我是说 R-C 校正低于此值。它可以获得更多的相位升压吗？

此致、

0 admin 1 年多前

TI__Guru**** 1139930 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

Hirotsugu、您好！

不在 VS+和 VADJ 引脚之间、而是 VOUT 和 VADJ 引脚之间。

我不确定是否需要额外的电阻器。

此致、

Yitzhak

0 admin 1 年多前

TI__Guru**** 1139930 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、Yizhak、

10Ω 连接、无法测量使用内部 Δ I 的环路响应。

0 admin 1 年多前

TI__Guru**** 1139930 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

Hirotsugu、您好！

您是说无法测量环路响应、只是因为您在 VOUT 和 VADJ 引脚之间添加了 CFF 的任何值？
即使是较小的 CFF 值也会产生这种影响？这很奇怪。

或者您是否更改了网络分析器连接？

此致、

Yitzhak

0 admin 1 年多前

TI__Guru**** 1139930 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好 Yitzhak、

我将测量环路响应、在 VS+和 Aadj 引脚之间增加 CFF。
如果在 VOUT 和 Vadj 引脚之间增加 CFF、我认为无法测量环路响应。

e2e.ti.com/.../TPSM84A21_5F00_how-to.pdf

此致、

0 admin 1 年多前

TI__Guru**** 1139930 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

Hirotsugu、您好！

是的、你是对的、我是错的。
无法在此模块上使用 Vout 和 Vadj 之间的 CFF 测量波特图！

无论如何、此模块似乎不适合您的应用。
我希望我能做得更好。

此致、

Yitzhak

电源管理（参考译文帖）

电源管理（参考译文帖）(Read Only)

[参考译文] TPSM84A21：低频纹波