This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TPS40170:使用更快的 FET 会导致栅极驱动振荡。

Guru**** 2494635 points


请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/718138/tps40170-using-faster-fets-results-in-gate-drive-oscillations

器件型号:TPS40170

您好!

我的问题是在我的设计中保护 Cin 和 Cout、

我遇到振铃问题,希望在我的设计中采用 RC 缓冲电路,以防止振铃问题,

根据我的设计、输入和输出级的命令电容是多少?

我是否应该在输出端切断一些电容器? 或者在输入端添加一些内容?您认为什么会导致振铃问题(如果您看一下设计)。?e2e.ti.com/.../DC2DC-TI-qus.docx

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    维克多

    典型器件选择本身就不会产生不良振铃。 不良振铃通常是由布局造成的。

    振铃主要是由于 FET /电感器的寄生电容与环路的寄生电感谐振。 较大的环路(来自布局)将产生更多电感、从而产生更多振铃。 如果可以选择重新设计布局、请分享、我将向您介绍优化此环路的想法。 如果不能选择新布局:

    缓冲器肯定会对此有所帮助、但会降低效率。 您还可以增加 Rboot (目前看起来是2.2欧姆。 可以尝试10欧姆)或添加栅极电阻器。

    Sam

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Sam:

    感谢您的快速回复、

    根据您观察到的设计、可采用哪些可重新调整的缓冲器 RC 值?

    或者 、计算它们的有效方法是什么?

    B.R

    维克多。  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    维克多

    我通常从100pF 和10欧姆开始、但 本文 详细介绍了优化方法。

    Sam