[参考译文] TPS51206：VLH、VDD = 3.3V 时的最小值

这是不幸的、因为这使得连接1.8V 逻辑变得非常困难、例如从 FPGA 连接到1.8V 逻辑。

您能否通过上拉电阻器将 S3/S5连接到 VDD (3.3V)、然后使用 FPGA 下拉 S3/S5以关闭 TPS51206？

谢谢
钱

即使通过上拉电阻器、我也不希望对 FPGA 进行反向偏置。

但是、我认为可以连接一个低阈值 NMOSFET 来解决这个问题-将栅极连接到1.8V、将源极连接到 FPGA GPIO。
漏极连接到上拉电阻器、电压达到3.3V。

这种共源共栅布局允许 S3、s5在3.3V/GND 之间变化、但 GPIO 不会反向驱动。

您好、Steve、

什么是 GPIO 引脚高电压？
如果它是1.8V 且变化很小、则可以使用 GPIO 引脚直接控制 S3/S5。
S3/S5的实际高阈值低于1.5V。

谢谢
钱

1.8V 具有严格的调节、但如果数据表中没有实际的阈值或工厂团队对当 VDD = 3.3V 时阈值的评论、我恐怕无法证明这一点。

我同意您的意见、它将在现实生活中发挥作用、但纸张设计不匹配、它会在原理图审阅期间产生不必要的问题。 :-)

或者、我假设我可以返回到 TPS51200-它具有3.3V 参数数据、并指示使能阈值为1.7V。 但它是一个大得多的器件、这是一个非常受空间限制的应用-此电路板上有3个 TPS5120x 器件、因此面积会快速增加。