[参考译文] TPS7A85：串行与并行设计、可实现高可靠性

您好、Antonio、

我们建议使用 TPS7A85A 而不是 TPS7A85。

Vin 上的最大交流纹波电压是多少？

我们提供了全新的白皮书和易于使用的计算器、该计算器展示了如何使用镇流电阻器并联 LDO (请参阅下文)。  在给定一组设计要求的情况下、该计算器将帮助您回答有关您需要多少 LDO 的问题。  我们仍在向计算器中添加 LDO、今天稍后我可以了解添加 TPS7A85需要哪些条件。  即使在最坏的情况分析中、甚至对于2个以上的并联 LDO 而言、与镇流电阻器并联的底线也不再困难。  

在我看来、串行连接的好处是更好的 PSRR、而并行连接的好处本质上更安全。  除非输入端的纹波非常高、否则最好使用并行连接。

谢谢、

斯蒂芬

为使用镇流电阻器并联 LDO 提供了全新的全面设计资源。  

可扩展、高电流、低噪声并联 LDO 参考设计 [新增]
使用镇流电阻器的并联 LDO 的综合分析和通用等式[新增]
使用镇流电阻器的并行 LDO 架构设计[新增]

用于复杂并行 LDO 的简单计算器
并行-LDO-CALC [新增]

您好、Antonio、

我希望在1-2周内更新下一版计算器、并添加了 TPS7A85A 和 TPS7A83A。  您将需要使用 TPS7A83A、因为它采用 RGW 封装、热阻要好得多(RGW 封装为33.4 C/W、RGR 封装为43.4 C/W)。  请注意、这些热阻值基于2s2p JEDEC 规范。  通过在设计中放置更多的接地铜和散热过孔、大多数客户可以实现比 JEDEC 规范更好的热阻-我们的 EVM 通常可实现高达40%-50%的改进。 客户希望在其设计(并联或串联)中实现20 C/W 热阻、这对于 RGW 封装可能很困难、但对于 RGR 封装应该可以实现。  

请记住、器件的结温决定了器件的长期可靠性(以及运行多年的能力)。  我们的 LDO 的额定工作温度为55°C。  您可以访问 TPS7A83A (或任何 TI LDO)的产品文件夹、或访问此处、了解 TPS7A83A (或任何 TI LDO)的可靠性：

https://www.ti.com/quality-reliability-packaging-download/report?opn=TPS7A8300ARGWR

使用左侧的链接、您可以找到温度变化 FIT 并估算高温下的 MTBF。  对于该器件、即使在125C 下、组件中仍有很多使用寿命。

客户希望使用尽可能小的电阻值来设置 Vout (Vref 为0.5V、因此为了实现1V 输出、高侧和低侧设定点电阻是相同的)。  他们希望使用0.5%的容差来帮助满足其3%容差要求。 新误差电压为+/- 1.2mV 加上设定点电阻容差。  例如、7.8k 设定点电阻器使我们达到+/- 6.5mV (对于1k 设定点电阻器等、它基本上是相同的答案)。  最坏情况计算器的结果如下所示。

如果它们具有已知的最小负载电流、而不是0A、我们可以尝试使用该电流来获得我们的优势。  由于镇流电阻较小、使用镇流电阻器的并联 LDO 会产生直流压降、如果最小负载电流不为零、我们可以通过升高 Vout 来抵消其中的一些压降。  请告诉我、如果您想继续进行此操作、我可以运行 Monte Carlo 仿真来找到最佳的电阻器组合。

谢谢、

斯蒂芬

您好、Antonio、

希望这一点很清楚、但我知道这需要大量投入。  请告诉我您是否希望通过视频聊天来了解这些选项。

您将需要使用我发送给您的链接中的数学运算、不要使用 TIDA-01232中的数学运算。  该参考设计使用了有关镇流器电阻器问题的旧技术、该技术无法在超过2个 LDO 的情况下很好地扩展。  是的、您可能需要一个分立式电阻器、而不是 PCB 布线。

是的、计算中包括了镇流器电阻器上的压降。  镇流电阻器与 PCB 布线电阻(正向路径和返回路径)串联、因此从技术上讲、镇流电阻器+ PCB 布线损耗都自动包含在计算器中。  正确-除了因 Vin-Vout = 2.5V 而导致的功率耗散之外、没有其他限制。  (我假设 Vout 上的纹波电压很容易实现、但您需要通过 LDO 数据表的 PSRR 查看 Vin 交流纹波、以获得预期的 Vout 纹波。  不过、它应该远低于1mV、如果不是、请告诉我)。

MS Excel 计算器的屏幕截图显示了您的并联 TPS7A85A 用例。  如果我将其更改为 TPS7A85 (无修订版 A)、则唯一的差异是热阻、不幸的是、它会升高。  计算器中的其他所有内容都是相同的。  功率耗散是这里的主要限制、如果将它们并联或串联放置、则无关紧要。  我会发现附近是否有金属机箱或螺孔可用作散热器。

如果我们将允许的温度提高到150C、我们可以将 LDO 保持在2、但很显然、这将失去 LDO 的额外寿命。  3个并联 LDO 使用 TPS7A85可能更容易、这在设计中是可行的吗？  在热饱和设计中使用 TPS7A85、假设热阻可以提高40%(这不像我们在 EVM 中看到的那样好、因此应该可以这样做)。  3个并联 LDO 将保持在125C 以下、但如果其中一个发生故障、2个并联 LDO 仍将满足电压和电流要求、同时保持在150C 以下。  因此、如果一个 LDO 在使用多年后出现故障、您仍然可以获得可靠性。

另一种选择是在 LDO 前面放置一个串联电阻器、以散热。  这会切断线路电压、因此我们需要在 Vin 上进行大量去耦、以在负载瞬态期间保持性能、或确保在开启期间单调启动。 您可能不会节省任何布板空间、但您可能会以牺牲一些性能为代价来节省一些成本。

谢谢、

斯蒂芬

您好、Stephen、 很抱歉耽误您的回答、但这是工作中艰难的一天。

首先、我要感谢您的极高可用性、非常有帮助。  

我不喜欢 LDO 前面串联电阻的想法、但可以添加散热器、 还是通过器件的金属外壳进行散热、有趣且可行。在这方面、您对 VQFN 封装的散热焊盘设计有什么特别的建议吗？ 尤其是过孔的数量(5或9)和大小(0.2至0.3)如何影响性能。

我计划生产一个小型原型、以便使用3个 TPS7A85 LDO 并联测试该设计。 如您所建议的那样、为了确定镇流器电阻器的大小(使用分立式组件)、我将使用您所附的文档(因此不是 TIDA01232)。 在接下来的几天内、我想请您帮助验证这些计算。
再次感谢、

Antonio

P.S. 进一步验证后、电源抑制应完全符合单个 LDO (因此也符合3个 LDO 并联)的规格。 无论如何、它将在原型上进行测试。

您好、Antonio、

当您准备就绪时、我很乐意查看您的原理图草案。  我将在 PSRR 测试的新消息中做出响应。

我建议将输出电压转换为1.01V、以便为与 PCB 走线电阻和镇流电阻相关的压降分配更多容差。  在 Vout 略有增加的情况下、您仍应满足+/- 3%的直流规格。  我再看一下 TPS7A85数据表、总是忘记了 Vref 为0.8V (而 TPS7A8301A 的 Vref 为0.5V)。  以下是更新的(未发布的)计算器结果。  我正在尝试一种方法来包含反馈电阻器容差的影响、以便客户(和我)不必为此而感到麻烦。  您在这里看到的应该是一种较差情况下的反馈电阻器容差方法、其中包括反馈电阻器增益略微增益的+/- 1.2mV 失调电压。  我会使用容差为0.5%的电阻器、电阻值为3.48k 和13.3k (从0.8V 基准电压可获得几乎1.01V 的典型值)。

如果您看到接近150C 的工作温度(1个 LDO 出现故障)、则镇流电阻器也可能会看到该温度。  但镇流电阻器上的功率耗散很小。  像0603一样、额定电压为0.2W、只要额定电压为170C、就可能起作用(请查看降额曲线)。  0805电阻器可能更便宜、更容易找到-请四处看看、看看最适合您的器项。  假设热阻比 JEDEC 规范降低25%(应可实现)、则选择的镇流电阻似乎为33 m Ω。  即使与此串联的 PCB 阻抗为4m Ω、也不会改变结果。  3个 LDO 将使温度保持在125C 以下、如果其中一个发生故障、2个 LDO 将保持在150C 以下并继续输送负载。

将尽可能多的过孔添加到散热焊盘中、您可以安装并制造这些过孔。  热量从 PCB 表面散发出去、因此请重点关注 LDO 所在 PCB 顶部和底部的大型厚接地层。  PCB 制造商担心焊料流经过孔、因此他们可以使用导电填充自动插入过孔。  导电填充物被认为比纯铜的热传导性更低。  如果您可以将过孔安装在 PCB 背面、则可能会阻止焊料从 PCB 流出、同时仍然提供比导电填充更好的热路径。  我会问你的晶圆厂、这里有什么最佳方法。  只要热通路不会中断电流、我就在 LDO 周围尽可能添加散热过孔。  在我们的 EVM 中、几乎始终有一端 LDO 可用于添加散热过孔(通常位于 LDO 上方或下方)。  通过移除阻焊层并添加金属机箱散热器、将 PCB 铜暴露在 LDO 周围(如果可能)将会非常好。  如果这样做、您可能需要热界面材料(TIM)。  在 LDO 下向 PCB 背面添加金属散热器也很好、但与 PCB 本身相比、您添加的金属体积看起来很有意义。  (即、在大型2盎司多层 PCB 上添加一个微型散热器可能无法实现您可以测量的任何结果。  但将2磅铝质机箱连接到小型 PCB 会产生显著的影响)。

网上进行了一些科学讨论、认为阻焊层的颜色会有所不同。  其理念是、与白色类似的材料相比、热辐射更多的是黑色阻焊层。  因此、理论上、黑色阻焊层优于绿色或白色。  我们对此没有任何应用手册、但我想告诉您、以防您认为这会有所帮助。

谢谢、

斯蒂芬

您好、Antonio、

要测量 PSRR、您需要尽可能减小输入电容。  TPS7A85的设计和特性是在输入端具有5uF 或更高的有效电容。  对于 PSRR 测试、您可能能够得到这一较低的值、例如2.2uF。  在高频下很难驱动微法拉电容(通常高于100kHz、但肯定是1MHz 或更高)。  基本而言、电容谐振的地方、您将使用正弦波驱动电容的 ESR)。  我注意到、在低频时、我需要更多信号、直到 PSRR 峰值出现且 PSRR 开始降低。  然后、我在十年内快速恢复 PSRR 注入电平。  

希望这将帮助您进行干净的测量。

谢谢、

斯蒂芬