[参考译文] CSD17308Q3：MOS 损坏风险

嗨、Tommy、

感谢您向客户推广 TI FET。 首先要考虑的是浪涌事件期间的 SOA (请参阅数据表中的图10)、其持续时间略长于1秒。 在第一个波形中、VDS 似乎从负电压开始、并在 FET 导通且漏极电流为2A 时变为+0.88V。 这些条件完全符合 FET 的 SOA 功能：1V/100ms SOA 电流> 40A。 这是比我们测试的时间更长的时间段、但应该是可以的。 另一个需要考虑的因素是数据表中图1所示的瞬态热阻抗。 对于1秒的单脉冲、这基本上是直流、瞬态热阻抗因子为1。 计算得出的 TJ 上升时间= 0.88V x 2A x 4.5°C/W = 7.92°C。 这也是可以的、但取决于电路板布局和层叠以及环境条件、包括 Tamb 和 Tcase。

移除 C11可加快 FET 的导通速度、峰值 VDS 更低、稳定速度更快。 这应该减少 FET 中的功率耗散和浪涌瞬态期间的温升。

客户的应用程序是否有问题？

以下是一些有用信息的链接：

嗨、Tommy、

跟进以查看您的问题是否已解决、或者您是否有其他问题或需要更多信息。 请告诉我。

尊敬的 Vic：

感谢您的更新。 您能否澄清客户在其应用中是否遇到任何问题或故障？ 是否存在 FET 导通时电流升至约2A 的问题？ 我没有看到 SOA 有任何问题、也没有看到 FET 过应力以及过多的功率耗散。 请告诉我问题是什么。