大家好、我希望通过交错2 x UCC28070芯片控制器来实现四相半桥式 PFC 拓扑。 对于生成70-140K 赫兹的正交外部频率时钟、您有什么建议或 IC 吗? 此外、通过使用具有展频功能的外部频率时钟发生器、它将适用于此类应用? 此致
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
大家好、我希望通过交错2 x UCC28070芯片控制器来实现四相半桥式 PFC 拓扑。 对于生成70-140K 赫兹的正交外部频率时钟、您有什么建议或 IC 吗? 此外、通过使用具有展频功能的外部频率时钟发生器、它将适用于此类应用? 此致
你好、Massimo、
感谢您关于使用两个 UCC28070控制器的四相 PFC 同步的问题。
我在 TI 的时钟发生器产品系列中进行了搜索、发现这个类别中的所有 IC 都是为数十个和数百个 MHz 的运行而设计的。
我无法找到任何适用于300kHz (UCC28070的最大开关频率)以下的通用器件。
如 UCC28070数据表的"多相操作"部分所述、四相交错需要2个彼此以180度相位差同步的单独时钟脉冲。 如果您的系统已经具有用于其他控制的 MCU、则可能还可以使用它来生成这两个 SYNC 信号、并在需要时应用频率抖动(展频)。 如果您没有同步信号的数字源、则可以从555计时器和基本的逻辑门构建同步信号。
我没有同步发生器的原理图、 因此我将用文字描述需要的内容:
1. 设置555计时器电路以生成频率为每个升压相位所需开关频率2倍的窄占空比脉冲序列。
2. 将555脉冲的高电平时间设置为约300ns (以确保大于最小的200ns 同步输入脉冲宽度要求)。
3. 将555个脉冲馈入上升沿触发式 D 触发器的时钟输入端。 将 D 输入连接到 Q-BAR 输出。
4. 将 D-FF Q 输出连接到施密特触发器 与门的一个输入。 将 D-FF Q-BAR 输出连接到另一个施密特触发器与门的一个输入。
5. 将555输出连接至时间常数为~20ns 的 R-C 滤波器。 将 R-C 滤波器的输出连接到剩余的与门输入。
上述排列将生成两个相距180度(交错)且脉冲宽度为~300ns 的脉冲流(SYNC1和 SYNC2)。
这将允许两个 UCC28070控制器在90度相移时进行四相交错。
需要使用 R-C 滤波器在同步脉冲中添加一个短暂的延迟、以避免 D-FF 输出出现竞态条件。 请不要忽略此内容。
对于频率抖动、 555计时器的时序必须由另一个电路修改、从而以中值频率的最小和最大增量之间的变化率改变计时器频率。 我建议基础频率(f0)偏移+/-10kHz。 漂移过大可能导致振荡器问题。
在系统评估期间可以根据经验调整 f0+10kHz 到 f0-10kHz 的变化率、但从+10k 到-10k 再到+10kHz 是一个不错的起点。 根据需要调整更快或更慢(以较小的增量)、以优化减少抖动导致的传导 EMI。
(注意:单独抖动无法消除 EMI。 需要使用正常的线路滤波器来 降低大部分 EMI、抖动可能有助于进一步降低 dB、从而获得更好的裕度。)
频率抖动电路可以根据应用设计"指导手册"技术构建、该技术用于在直流偏移电压上生成三角或锯齿形输出。 此输出可调制 555计时器的上电阻器上的电压、这应将电压调制转换为频率调制。
注意:在系统级调试和初始评估期间、最好禁用同步脉冲的频率抖动、以避免掩盖可变频率的其他开关问题。 在固定频率运行后启用抖动被视为满意、然后重新评估。
请务必严格遵循 UCC28070数据表中详述的 RT 和 DMAX 设计同步输入时序要求。
最近更新的 UCC28070A 数据表(https://www.ti.com/lit/gpn/UCC28070A)第18页中给出了对外部时钟同步要求的最新讨论。
UCC28070和 UCC28070-Q1数据表尚未更新、但很快会更新。
此致、
乌尔里希
你好、Massimo、
是的、当将 CDR 拉至大于5V 时、内部抖动会被禁用。
但当将外部同步信号馈送到 RDM 引脚时、该同步频率可能会被抖动、UCC28070振荡器将跟随它1/2 (fsync = 2 x fosc)。
这就让我想起了:+/- 10kHz fosc 抖动需要+/-20kHz 抖动 fsync。 对不起,我忘记在上一次答复中提到这一点。 ~1kHz 的重复率保持不变。
此致、
乌尔里希