[参考译文] TPS922055DMTREVM：如何优化 SW 引脚输出波形？

图片不清楚。 重新发送

参考 TPS92205xEVM  设计、但 PGND 和 AGND 未分开并直接连接在一起。

ADIM/HD 引脚上输入 PWM 信号的频率为20kHz、PWM 占空比对应于电流线性度、

当 PWM 占空比超过15%时、SW 引脚波形良好

4.没有测量探针无法测量电流波形。  只能使用万用表来测量电流。

向输出中添加 C89和 C90是否可以减少干扰？

如何进行改进以降低 EMI？

尊敬的 Kevin：

1.干扰是指什么？ 您是指输入/输出电压纹波吗？

2.当进入 ADIM/HD 引脚的 PWM 占空比较低时、系统将进入不连续导通模式、这就是当 PWM 占空比= 10%时会出现振荡的原因。

3.有很多东西和常用技术可以用来降低 EMI。 例如、当内部 FET 导通时、您可以使用 RC 缓冲器来抑制振荡。

此致、

周老师

嗨、Steven

是的、我想减少输出电压纹波。

2.电感和采样电阻之间存在较大的电压纹波。 (L6、R3)

3.增大 RC 缓冲器(R69、C93)、如下所示？

4. C69和 C72不在数据表的参考设计中,而是在 TPS92205xEVM 中 。 这是必要的吗?  是否需要将 C72替换为1M 电阻器？

5.通过分离 PGND 和 AGND 是否更好地减少功率纹波？

谢谢

此致、

凯文

尊敬的 Kevin：

1.明白。

2.向输出电容中添加一些像100nF 这样的容值电容可能有助于降低上面所示的高频噪声。 放大电感器/开关频率有助于降低低频噪声(开关纹波)。

3.是的。 这是 RC 缓冲器的正确位置。

4.不需要 C69和 C77。 此常见问题解答可让您大致了解如何设计 COMP 引脚组件- [常见问题解答]如何为 TPS922055 / TPS922054 / TPS922053 / TPS922052设计 COMP 引脚组件？

5. 根据您提供的电流信息、我不认为 PGND/AGND 连接是产生纹波的主要原因。 请先尝试第二条建议、看看是否有用。  

此致、

周老师

周老师、您好！

谢谢、我会根据您的建议进行测试。

 如果在输出端和接地端之间添加一个电容器、电压纹波是否会减小？

此致、

周老师

尊敬的 Kevin：

您是否意味着在 LED 阴极和 GND 之间添加一个电容器？ 如果是 、则这不是我们常用的方法。

此致、

周老师

尊敬的 Kevin：

不用客气。 如果您有任何进一步的问题、敬请告知。

此致、

周老师