[参考译文] TLV61046A：通过升压转换器生成负电压轨和正电压轨

使用 WEBENCH、我得到了一个可以让这些参数看起来不错的设计、  

输入电压3.3V

0.02A 的输出电流

25V 的输出电压

这里是该设计的链接。

webench.ti.com/.../SDP.cgi

但我仍需要添加 分立式电荷泵电路以获得负电源轨。 我不确定这需要哪些组件和值。

感谢任何帮助。

谢谢。

CK

webench.ti.com/.../SDP.cgi

感谢您的到来。 是的、我将仅使用一个二极管。

我 无法使用 Fluke 万用表测量正极和负极侧的电流输出。  它的测量结果低至1 mA、但可能是输出的频率导致其显示无负载。 然而、我测量了项目的总直流电流、当它出现时、从 这个+/-25伏特电源轨汲取的总电流在正常运行时为5mA、此时最大电势负载为20mA。 如有必要、我可通过编程方式将最大负载减小至10mA。

将您的原理图与  TLV61046A 数据表中的默认原理图进行比较、我发现您添加了 R7。 R7和 R_L3是最终电路的一部分、还是仅仅用于模拟负载？

我最近发现了您的 webench、这给了我一份物料清单、还有 Eagle CAD 文件。  这个原理图能否做到这一点？ 如果可以、那就太好了。  或者您的软件是否会为我导出 BOM？ 昨天、我刚刚下载了 Spice for TI、但我以前从未使用过 Spice、因此不确定能否在 Spice 中绘制。

再次感谢、

CK  

您好、Charlie。

谢谢。 在3.3V 输入电压至+/25V 输出电压范围内工作时、TLV61046A 可支持最大20mA 负载。

R7和 R_L3用于 模拟负载。 它们不是用于生成+/- 25V 的电路的一部分。

能否 对该原理图执行此操作？ 如果可以、那就太好了。  或者您的软件是否会为我导出 BOM？

抱歉、我附加的原理图来自 PSpice、该元件无法直接生成 BOM。 我认为 Webench 生成的 BOM 可能是一个很好的参考、但仍建议进行额外的检查。

此致

雷

谢谢。 我将用 Eagle CAD 绘制原理图、编写 BOM、并在完成后将其发布。  

大家好、您可以共享此 PSpice 文件吗？ 我一直在 EAGLE 中绘制这张原理图、但我刚刚知道我可以从 PSpice 中导入它、所以我想尝试详细了解这一点。  谢谢。  

我在 PSice 太新了、无法在这方面取得很大进展。  不过、我今天在 Eagle CAD 中完成了绘制。 我将附上原理图和电路板供查看。 还有 BOM。 我不确定哪些二极管最适合 D6、D7和 D10。 并且 R_L1、我从未使用过这么小的电阻、因此我不确定其要求。 感谢您花时间观看此设计。

Eagle 原理图

Eagle 电路板

物料清单

(如果有更好的方法来分享这些照片、我不确定如何将它们直接加载到此主题中)

您好、Charlie。

附件是 PSpice 文件、供您参考。

e2e.ti.com/.../TPS61046_5F00_PSPICE_5F00_TRANS.zip

此致

雷

您好、Charlie。

对于原理图、请移除 R_L1。 它用于模拟电感器 DCR、而不是设计的电阻器。 无需担心。

 布局布线是一个很大的问题。 对于主要器件、您可以参考 TLV61046AEVM 和 升压的布局指南。

两个反馈电阻器的功率耗散非常小。  您使用的电阻器没有问题。

有关 BOM、请查看下面推荐的器件  

• D6、D10：MBRA140T3G
• D7： S1A
• C1、C3：GRT188R61H225KE13D
• R_L2： CRCW06031R00FKEA

此致

雷

感谢您的输入。 我没意识到评估板数据表能够提供多大的信息。  和升压布局指南。 我按照建议的使用推荐的迹线尺寸顺序放置元件、并尝试与评估板上的布局保持一致。 以下是我当前布局的几个视图。 一个图仅显示元件、一个图显示顶部覆铜。 在该布局指南中、它提到信号接地与电源接地分离、并引用了 AGND 和 PGND 引脚、但 TLV61046A 只有一个接地引脚。  是否需要将连接到 RFBB 和/或 TLV61046A 上 GND 引脚的 GND 与地的主要覆铜隔离？ 在评估板上、看起来它们并没有被真正隔离。  我还将使 板的 Botton 像评估板上的地面覆铜一样。

这是3张图片、仅显示元件布局、顶部铜和底部铜。 我会很高兴你再次回顾它。

3个二极管 比我预期的要大、但这不是问题。 我在他们的最终电路板布局布线上有空间。

组件

顶部铜

底部铜

编辑：我移动了 馈送 RFBT 的底部迹线上的过孔、使其不在 D7下方。

非常感谢！  它的进展速度比我预期的要快。  我进行了您提到的这些调整。 ...移动 L1和相邻的 R 到右侧。  此外、我隔离了 FB 电阻器的 GND。  我想知道 U1本身的 GND。 是否应该在接地平面上的 IC 下方有一个过孔、或者没有这样的过孔。  IC 的 GND 目前位于输出电容器下方的顶部铜上。 这样可以吗？

一些元件有过孔、也没有过孔。  我删除了一些、认为它会对热动力学有所帮助？ 没有散热的元件包括 L1、D7、Cin。  而 Cout、D6和 D7大概只有一半。  我是否应该改变这种方式或另一种方式？

谢谢。

顶部铜、已调节

您好、Charlie。

IC 的 GND 当前位于顶部铜层，位于输出电容下方。 这是不是可以吗？

还不错。

应该在接地层的 IC 下面有几个过孔，否则没有关系。 [/报价]

当前设计没问题。 如果您在有足够空间的地方放置更多的 GND 过孔、该过孔应该会更好。

一些组件具有和没有通孔。  我删除了一些、认为它会对热动力学有所帮助？ 没有散热的元件包括 L1、D7、Cin。  而 Cout、D6和 D7大概只有一半。  我是否应该更改其中一种方式或另一种方式？

与上述项目相同。 您的应用中的负载电流非常小、因此我认为无需担心。 嗯、如果放置更多的过孔、就不会有缺点。

此致

雷

[/quote]

感谢所有的帮助。 我将完成配套电路制作、然后将宣传类型寄送到制造厂家。 我将向您提供最新的结果、但大约需要一个月的时间。 再次感谢。  

您好、Charlie。

欢迎。  

我先关闭该主题。 你可以在这里做进一步的回复或者在得到结果后打开一个新的主题。 希望一切顺利：)

此致

雷

我想我要让我的微处理器根据需要启用此电路、那么我是否可以向 EN 引脚添加一个10K 下拉 R、然后将该引脚直接连接到 nRF52840上的 GPIO 引脚？

再次感谢。