您好、TI 团队、
我在使用驱动器进行双脉冲测试期间观察到一个问题。 当我尝试确定 SiC MOSFET 在某些工作点的特性时、在第二个脉冲开通后、栅源电压在大约100ns 后被拉低至关断电压。 有时、驱动器会在几百 ns 后再次尝试开启、但失败了。 由于这仅在具有高电流/电压/温度的工作点发生、因此我假设它与 di/dt 和反向恢复峰值电流有关。 DESAT 和 AIN 连接到 COM、CLMPI 连接到 VEE。 此外、FLT 未显示任何误差。 您是否知道导致此问题的原因?
谢谢!
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
您好、TI 团队、
我在使用驱动器进行双脉冲测试期间观察到一个问题。 当我尝试确定 SiC MOSFET 在某些工作点的特性时、在第二个脉冲开通后、栅源电压在大约100ns 后被拉低至关断电压。 有时、驱动器会在几百 ns 后再次尝试开启、但失败了。 由于这仅在具有高电流/电压/温度的工作点发生、因此我假设它与 di/dt 和反向恢复峰值电流有关。 DESAT 和 AIN 连接到 COM、CLMPI 连接到 VEE。 此外、FLT 未显示任何误差。 您是否知道导致此问题的原因?
谢谢!
您好、Janie。
欢迎使用 E2E! 为了帮助应对这种情况、我对双脉冲测试设置和系统有一些问题和评论:
1.如果可能,您能向我们分享双脉冲测试的原理图和系统条件吗? (例如、VCC、VDD、总线电压、负载电流 温度、FET PN 等)以及捕获的任何波形。
2.此事件的可重复性如何? 在栅极下拉事件之后、您是否观察到栅极驱动器和/或 FET 有任何损坏?
3. 该事件发生期间、您能否尝试监控 VCC 引脚以及 VDD? 如果电源不稳定并触发 UVLO、RDY 将下降、输出将关闭。 如果电源恢复、栅极驱动器将尝试再次开启。
4. 您可以尝试 在该事件期间监控输入波形吗? 初级侧的噪声耦合可能会使输入波形失真、从而影响输出波形。
请告诉我您是否能够捕获更多信息、我们将能够提供更全面的分析。
谢谢!
薇薇安