VDD < VIT
- 一旦 VDD >= VIT、RESET 将在 TD 时间后变为高电平
MR 被拉至低电平
- 一旦 MR 被拉至高电平、RESET 将在 TPHL 后变为高电平
WDI 超时事件
- 如果在超时期间 WDI 信号脉冲消失、RESET 将在 TD 时间内变为低电平并出现。 WD 计时器将重新启动、WDI 引脚将再次寻找 WDI 脉冲。

此致

Trailokya

0 admin 6 个月前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、Trailokya-San、

感谢您的支持。

即使在以下情况下、您的答案仍然适用吗？

・产品说明书 P15、 8.3.4看门狗计时器(WDI)

"在应用中、如果 WDI 引脚的输入处于有效状态(转换为高电平和低电平)并且 TPS3820、TPS3823、TPS3824或 TPS3828对 RESET 进行置位、则 RESET 会在输入电压恢复至高于 VIT–后卡在逻辑低电平状态。 "

此致、

0 admin 6 个月前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

Nishi-San，

我之前的回复是针对 RESET 置位时不监控 WDI 的情况。系统会在 td 时间重新引导。

如果希望在复位生效时监控 WDI 脉冲、则需要使用外部 FET (如图9-3所示)、或者使用数据表中提到的版本

此致

Trailokya

0 admin 6 个月前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、 Trailokya-San、

感谢您的快速回答。

我知道您需要使用外部 FET 或版本。

我的问题是、假设在您没有使用外部 FET 或版本时/复位会卡在逻辑低电平。在这种情况下、通过重新启动 IC 可以解锁 IS/RESET？

此致、

西井市

0 admin 6 个月前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

Yuta San

这是正确的说明。

此致

Trailokya

电源管理（参考译文帖）(Read Only)

[参考译文] TPS3820：通过关闭电源即可释放/RESET