[参考译文] TLC5925：LE 引脚的设置/保持要求

您好、Jared：

感谢您的答复。
下面是来自数据表的。 从图中可以看出、LE 运行不需要任何 CLK。
这个数字是错的吗？

此致、
奥巴

您好、Jared：

我迷路了

您好、Oba：

我不知道你的关切是什么。 在我看来、保持时间用于器件识别高电平、设置时间用于切换操作。 BTW、该规格仅标记为最小值、我认为这是内部振荡器的限制。 您能告诉我您有什么疑虑吗？

BR、Jared

您好、Jared：

好的、让我再解释一下。

设置和保持定义如下图所示(来自数据表、图5)。

设置为 CLK-Risign 到 LE FALLING。 保持时间为下一个 LE 下降到下一个 CLK 上升。
如果 LE 与 CLK 无关、为什么需要这个设置/保持？ 此参数的目的是什么？
我无法理解。


在下图(数据表中的图6)中、正如您所说、LE 看起来与 CLK 无关。
只有 CLK-15接近 LE 高电平脉冲。 图中是蓝色的设置吗？
是否需要进行此设置以确保 CLK0-15期间的所有 SDI 值在此时序中正确锁存？
图中还显示了"保持"红色吗？ 是否需要保持以确保由下一个 CLK-0计时的 SDI 信号不会错误锁存？

此致、
奥巴

您好、Oba：

很抱歉，我没有注意到时间与 CLK 有关，因为我以前理解所有 TLC 串行接口都具有相同的逻辑。

我曾尝试使用 TLC59283并一直将 LE 向上拉、操作方法没有任何问题。 请给我一些时间与我们的设计人员一起检查此规格、我会尽快回复您。

BR、Jared

您好、Jared：

您有任何更新吗？

此致、
奥巴

您好、Oba：

我们的专家稍后会回复您。

Br

帕特里克

您好、Oba：

很抱歉错过了、我要与设计人员查看此规格、最迟明天会给您回复。

BR、Jared

您好、Oba：

很抱歉、在与设计人员讨论后、我们认为它应该与 CLK 信号同步。

BR、Jared

您好、Jared：

感谢您的检查。
但对我来说还不清楚。
在这种情况下、"与 CLK 信号同步"是什么意思？
以下理解是否正确？

此致、
奥巴