[参考译文] LM5069：PG 引脚问题

您好、Matt、

感谢您的联系。 请分享原理图。 我想查看 PG 上拉电路。  

还请在上电期间捕获 VIN、VOUT、GATE 和 PG 信号、为 PG 引脚提供适当的上拉电源。  

尊敬的 Avishek：

此处添加了一些信息。

首先、原理图如下所示：

其次、完整的波形由不同的时间刻度提供。 波形以不同的颜色标记。  

感谢您投入宝贵的时间与精力。

此致、

马特.

尊敬的 Avishek：

感谢您的回复、添加 C149可以提高2V 的尖峰。

但是、您能解释一下第二点的原因吗？

如下所示：

2.但当 PG 管脚上拉断开时、发现 PG 管脚电压会波动到负电压。

他们发现下冲时间与过冲尖峰相同。 可能的原因是什么？

非常感谢您投入宝贵的时间与精力。

此致、

马特.

尊敬的 Avishek：

您能否帮助我跟进此问题、例如三天前的回复？

非常感谢

此致、

马特.

您好、Matt、

请注意、我们在周六和周日不工作。

我不知道下冲和过冲的确切原因。  

为什么这对客户很重要？  

尊敬的 Avishek：

如前所述、因为电路板上的所有9个器件(LM5069)都遇到了相同的现象。

他们想知道是否有任何机制(如时序要求)可能导致这种现象。

因为他们进行了比较测试来 验证这种现象是否与上拉电源几乎没有关系。

测试1：使用3.3V 上拉电源时、在 EN 建立后的12us 下冲为2V。

测试2：没有3.3V 上拉源、在 EN 建立后存在500mV 下冲。

如以下波形所示。

因此、他们怀疑内部是否有任何特殊的时序机制、这可能导致这个过冲/下冲。 (两次测试均为12us 延迟)

非常感谢您的解释和支持。

此致、

马特.

您好、Matt、

我不知道这些时间细节。 首先、我需要在 EVM 中进行测试。 如果我能够重现此问题、我会详细思考发生这种情况的原因。 预期时间表为本周结束。

这是客户关心的问题、还是仅仅为了理解？