This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] UCC14240-Q1:制作 UCC217xx + UCC14240-Q1夹层

Guru**** 1138100 points
Other Parts Discussed in Thread: UCC14240-Q1
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/1268365/ucc14240-q1-making-a-ucc217xx-ucc14240-q1-sandwich

器件型号:UCC14240-Q1

您好!  


我知道有一些测试正在进行、以确定是否将 UCC14240-Q1和 ISO 栅极驱动器恰好相反侧(而不是像 EVM 中那样并排)
将产生任何负面影响(可能受到 UCC14240-Q1 EMI 的影响)。

您能否分享一下是否有任何有关这方面的更新指导?  

只是感到好奇、因为对于我的应用、它可能是一个选项、并且可以促进更紧凑的布局。  

最佳

迪米特里

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Dimitri:

    将 UCC1424-Q1与隔离式驱动器背靠背/夹层放置会导致器件的热量增加、尤其是在器件满载运行时。 此外、当器件背靠背时、接地过孔的放置变得更加困难、从而降低器件的热耗散。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    你好  

    我不关心热,不认为你可以说它将进行热关断没有知道环境或板温度。 在最坏的情况下、电路板和环境温度为100°C 时、我可以估计最小余量约为13°C。 TSD 上升阈值。   由于 RthjA//RthjB~17C/W 和 Pdiss 约为1.6W


    此外,当设备背靠背时,接地偏置的放置变得更加困难,从而降低了设备的散热。

    考虑到6层以上的电路板、我认为有粗接地会有任何问题。 尽管它可能不会在外层、  

    您能否告诉我、这一概念是否经过测试、尤其是在 EMI 问题方面?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    你好,Dimitri……你好吗?

    让我们在此备份一个步骤、请允许我评论并更正。 我同意我们不应对热关断进行任何假设或陈述、尤其是因为您没有与我们分享任何此类担忧、并且我们对您的 PCB 设计、环境、开关频率、负载等一无所知。

    您的问题与栅极驱动器和 IIB 偏置模块的背对背放置以及可能出现的问题有关。 您具体询问了 EMI。 我们已经完成了几个4层2盎司覆铜 PCB 设计、其中驱动器和偏置电源以这种方式放置。 我们很难将两个设备放置在一个完美的1:1三明治安排中。 而不是100%重叠、想象一下40-60%重叠。 一旦强调将驱动器电容器和 IIB 模块电容器放置在建议位置的优先级、布线、过孔放置等就会变得困难、尤其是在尝试实现100%重叠的情况下。  

    作为次要考虑、这确实需要考虑建立良好的散热计划的问题、因为您基本上将2个热源背靠背放置。 如您所知、IIB 模块依赖于对流冷却、这意味着我们需要相当数量的顶部和底部实心铜接地平面、这些铜平面通过一系列散热过孔进行连接。 毫无疑问、优先考虑 PCB 设计的热部分涉及相对于驱动器和 IIB 模块可实现的重叠量以及更优的电容器放置方式的权衡。 有关 IIB 模块的一些最新 PCB 设计指南、请参阅 此处 UCC14141数据表的第9.5节

    尚未针对这种安排进行 EMI 研究。 变压器采用良好屏蔽、但您要将具有高 di/dt 脉冲的驱动器直接与在~μ V 14MHz 下运行的转换器模块并联、并且这些 IC 下方的区域没有铜屏蔽层。 在传统的 SMPS 设计中、由于对耦合/破坏栅极驱动信号、偏置调节等的担忧、这是绝对没有理由。 借助6层 PCB、您是否可以使用内部 PCB 层来重叠 ISO 区域-例如如何制作 PCB 内部层缝补电容? 如果可以、这可能会在栅极驱动器/PWM 和 IIB 之间提供额外程度的屏蔽。

    此致、

    史蒂夫

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    作为次要考虑、这确实需要考虑建立良好的散热计划的问题、因为您基本上将2个热源背靠背放置。 如您所知、IIB 模块依赖于对流冷却、这意味着我们需要相当数量的顶部和底部实心铜接地平面、这些铜平面通过一系列散热过孔进行连接。 毫无疑问、优先考虑 PCB 设计的热部分涉及相对于驱动器和 IIB 模块可实现的重叠量以及更优的电容器放置方式的权衡。 有关 IIB 模块的一些最新 PCB 设计指南、请参阅 此处 UCC14141数据表的第9.5节

    [/报价]

    感谢 Steve 的解释。 阅读 UCC14141布局部分、我们的建议相当严格、从我所看到的来看、建议在顶部和底部加上2oz 的散热过孔、从拼接过孔来看、我假设底部也需要为 PGND 提供较大的覆铜。  

    在传统 SMPS 设计中,由于担心耦合/损坏栅极驱动信号、偏置调节等问题,这是不可避免的

    我看到用反激式变压器做这件事似乎可以正常工作、但可能不是最好的想法。  

    在采用6层 PCB 时,是否允许使用内部 PCB 层重叠 ISO 区域-例如如何制作 PCB 内部层拼接电容器? 如果是这样、这可能会在栅极驱动器/PWM 和 IIB 之间提供额外程度的屏蔽。

    我可能会这样做。 但使用内层接地时、abotu 是什么呢?

    IIB 是什么意思? "集成隔离式偏置"???

    [/quote]
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    Hi Dimitri……怎么回事?

    你不多。 不管怎样、仅仅为了背靠背实现的设计限制似乎太大了、不值得证明是酷毙了。  

    我现在将放弃我的梦想。  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    正确 IIB ="集成的隔离偏置"

    史蒂夫

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    谢谢你,Steve,周末愉快!