This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/1250374/bq76920-4s3p-design-input
这是我的设计、如果漏掉任何内容、我希望获得任何反馈。 我仍在努力实现 这一点、但除此之外、一切都已完成。
我意识到某些连接不正确。 请查看最新的原理图。
您好、Ryan、
我建议添加一个额外的与 C49电容器串联的 ESD 电容器、以防其中一个电容器发生故障、因此可实现冗余。
CHG FET 的栅极-源极之间可能需要一个齐纳二极管、以保护 MOSFET 免受超过其绝对最大值的影响。
确保电池电流在布局中与 IC 接地分离、通常我们在使用网络连接/0 Ω 电阻器的参考设计/EVM 中执行这些操作。
我认为其他一切看起来都不错 。
此致、
路易斯·埃尔南德斯·萨洛蒙
BSS84的 VGS (最大值)为±20V。 我选择一个15V 齐纳二极管并像这样对其进行连接。
这是接地配置。
我不太清楚、我是打算为 Q4 FET 添加一个栅源齐纳二极管。
布局 看起来不错！ 确保高电流迹线能够承载电池电流。
这是什么样子的？
这看起来很好 。
如果还有其他问题、请告诉我们！
嘿、从 VBAT 到-BATT 为这个电路供电会导致 REGOUT 上的电压为4.5V。 是否有任何想法或故障排除步骤？
这如果您从 REGOUT 断开所有连接、您看到这个了吗？ 我不明白它为什么是4.5V 的任何原因。 电路板上是否存在任何其他奇数电压？
我刚刚注意到、VC0引脚应该有一个 RC 滤波器、与其他 VC0输入类似。
这是接地配置。 