This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/1247536/lm3488-pspice-sepic-simulation-is-failing
您好！
我不熟悉 TI 的 PSPICE。 我尝试使用 LM3488器件对 SEPIC 转换器进行仿真。
我已经附上了仿真的原理图和输出文件。
我可以得到正确的方向以获得有关调试这些 PSpice 仿真错误的帮助、还是可以帮助我直接调试仿真？
我一直在搜索 e2e 论坛,我不知道是什么阻止了仿真跑.
e2e.ti.com/.../Steady-State.out.txt
Luke、您好！
感谢您使用 e2e 论坛。
查看错误日志、可以看到组件 U2 (FET)和 D1 (二极管)无法实现收敛。 二极管已经是库中的理想器件、因此我建议查看导入的 FET 模型。
最快的检查会将 FET 替换为库中的通用 FET 模型、检查仿真是否收敛。 这还可让您放置更多探头、因为 原理图中不会有更多第三方模型。
如果收敛错误仍然存在、我建议放宽仿真设置： 您将 在顶部栏的"Edit Simulation Profile"->"Options"->"Analog Simulation"->"General"中找到收敛设置。 例如，以下设置应该可以提高收敛性：
您好、Niklas、
感谢您的快速响应。 基于 WEBENCH 参考设计选择了 CSD15938 FET。 该模式是 TI 已安装库的 PICE 的一部分。
我将其移除并放置了 POWER_Mbreak 元件。 仿真未运行。 再次失败、出现收敛错误。
我应用了您提到的值、但错误尚未解决。
我确实具有用于该 IC 正确仿真的参考设计、但拓扑对我的应用不正确。 我不清楚如何解决收敛错误。 我是否一直修改电路，直到该错误消失？
感谢您的反馈和其他详细信息。
一般而言、我会先尝试通过元件选型来修复错误。 您始终可以"强制"仿真收敛、但这通常会降低精度。 原理图本身看起来很好、所以我在这里找不到问题。 如您前面所述、默认 testbench 只有一个升压拓扑、但从开始运行并逐步修改该模型以达到所需的 SEPIC 设计可能仍是一种有用的方法。
如果 SEPIC 设计中的收敛错误仍然存在、您可以用.zip 格式向我发送建模文件、我也可以尝试从我身边调试模型。
此致、 尼克拉斯
谢谢、我将继续修改元件选择、并与参考设计进行比较。 如果我没有取得任何进展、我将使用建模文件的 zip 文件进行更新。
谢谢、
低频
