This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/1332880/lm51521-q1-layout-review
您好！
请添加我的朋友,我将通过隐私消息传递布局文件。
请帮助进行布局 审核。
谢谢！
杰夫
尊敬的 Jeff：
感谢您使用 E2E 论坛、我已向您发送申请、现在将等待您的布局文件。
Br、
哈龙
很抱歉我得到了以下的延迟：
- CSn 和 CSP 线路正在穿过 Q2 FET、这可能不是很可取、因为可能会有从 Q2到电流检测线路的噪声拾取、但它们之间有一个接地层、因此应该没问题。 但按照规则、最好避免这种情况。 此外、C536应尽可能靠近 IC、而且在布局中、我可以看到、它能够更靠近 IC。
-当电流经过高侧 FET 的 Q2时,输出电容在升压模式和旁路模式之间共享,当二极管 D1通过电流时,可能会出现问题,因为我看到陶瓷仅用于升压模式,而电解模式用于另一种模式, 据我所知，这基本上不是一个好的做法。
-HO 引脚(IC 的引脚5)一开始较薄、它应该尽可能厚、因为这是栅极驱动引脚。
-RT 引脚电阻器 R536应更靠近 IC。
- AGND 应该与 PGND 分开,并应该有一个小网连接它们在一起,而不是相同的。 IC 的一些敏感器件连接到 AGND、可能会从 PGND 拾取噪声、这些噪声可能来自 SW 节点或功率级。
希望这对您有所帮助。
您好、Haroon、
非常感谢您的评论结果。
不用客气。
