This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/1339727/lm5013-q1-is-my-method-for-enabling-the-lm5013-correct
大家好！
该电压是否足以驱动 LM5013的使能引脚？ 我甚至有一个电平低或高电平有效信号、该信号应该能够通过非板载开关开启稳压器。 能否看到在操作稳压器时出现此类问题？
非常感谢！
Matthew、您好！
感谢您使用 LM5013进行设计。 您能否说明一下如何在 AND 或 OR 逻辑中使用这两个使能信号？
谢谢。
友好
您好！
它需要是或。 低电平有效 侧首先使用瞬时开关来启用、此时应打开系统电源并启用外部12V 电压源、然后为高电平有效侧供电(两者都未激活)。 然后松开低电平有效瞬时开关、系统将在12V 高电平有效电路中保持锁存状态、直到12伏信号断开/ 关闭。 如果有道理的话！
感谢您的澄清。 使能 OR-ing 控制电路应在逻辑模式下工作。 我只担心它可能导致的延迟时间、因为 PFET G 和 Source 上的100k 电阻导致在导通和关断事件期间很难放电。 是您关心的问题吗？
我没有时序要求。 因为它是一个人工按下开关、即使需要一秒钟时间才能打开也不是问题。
谢谢！
您好、Mathew：
则可以继续。 祝您在项目中一切顺利。 我是否可以关闭此主题、或者您希望保持开放状态以进行后续讨论？
此致、
哦、等等、我的 p 通道 Q12和 Q13不是采用了错误的方式吗？ 似乎源和漏是错误的方式?
他们看着我。 与 N-FET 相反、P-FET 的源极需要位于高侧、漏极需要位于低侧。
希望这一点得到澄清。
啊是的符号是正确的,我的足迹是错误的! 引脚2是源极、引脚3是漏极、这个 sybol 有3作为源极、2作为漏极、会给实际的 PCB 带来这个空间占用的问题！
很高兴您在更正为时已晚之前弄清楚这个问题。 祝您在项目中一切顺利。
