• 状态 Resolved
  • 已锁定 已锁定
  • 个回复 4 个回复
  • 名订阅用户 0 名订阅用户
  • 次查看 132 次查看
  • 用户 0 名在线用户
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LM51571-Q1：SW 引脚和 BIAS 引脚附近的旁路电容器

admin
Guru**** 1649650 points
Other Parts Discussed in Thread: LM5157
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/1349401/lm51571-q1-bypass-capacitor-near-sw-pin-and-bias-pin

器件型号：LM51571-Q1
主题中讨论的其他器件：LM5157

您好！

  您是否会建议 在以下两个点添加旁路电容器。

  如果我们可以添加、可以添加任何参考？ 电容器的最大值限制是多少？

  • 0
    TI__Guru**** 1649650 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Feng：

    感谢您使用 e2e 论坛。
    在反激拓扑中、由于电感器的原因、SW 引脚上的过冲确实会更高。 建议在原理图中标记的两个点放置一个缓冲器。
    这种情况下通常使用 RCD 或二极管缓冲器。
    一个参考是我们的 EVM 设计：
    https://www.ti.com/tool/LM5157EVM-FLY

    您还可以在我们的设计库中查看其他参考资料：
    https://www.ti.com/reference-designs/index.html

    对于缓冲器的值、可以使用合适的基准或计算值。
    对于计算工具、我强烈建议功率级设计器：
    https://www.ti.com/tool/POWERSTAGE-DESIGNER

    此致、
    尼克拉斯

  • 0
    TI__Guru**** 1649650 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Niklas、

      感谢您的快速响应。

      但我在 EVM 原理图中没有看到相关电容器。 您能帮助介绍一下推荐我参考的电路吗？

      祝你度过美好的一天！

  • 0
    TI__Guru**** 1649650 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    当然、最好与 我们分享一个最大值来进行参考。

  • 0
    TI__Guru**** 1649650 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Shuang：

    此处可查看我所参考的原理图器件：

    LM5157反激式 EVM 使用两个二极管来缓冲 SW。

    在 LM5157反激式设计的 Webench 设计中可以看到 DRC 缓冲器的另一个示例

    此致、
    尼克拉斯