[参考译文] CSD19531Q5A：如何为 MOSFET 提供热耗散

您好 Cyril：

感谢您关注 TI FET。 CSD19531Q5A 散热的主要路径是通过封装底部的散热(漏极)焊盘进入 PCB。 您应该最大限度地增加连接到 FET 漏极的 PCB 覆铜、如果可能、还可以在漏极焊盘中使用散热过孔将热量散发到内层。 估算的热阻 RθJA (top)大约为15°C/W。 如果散热器散热片上有气流、通过封装顶部散热可能有助于降低温度。

降低 FET 中的功率耗散也有助于降低温度。 为了降低导通损耗、您可以尝试导通电阻更低的 FET、例如 CSD19532Q5B、但其电荷/电容更高、这可能会增加开关损耗。 还可以并联 FET 以降低传导损耗并在更大的区域内散热。 我假设这适用于开关模式电源、因此降低开关频率可以降低开关损耗。 TI 提供了大量适用于各种应用且基于 Excel 的 FET 选择工具、这些工具可以在以下链接的应用手册的"工具"部分找到。 如果您可以共享应用程序详细信息、我可以提供其他帮助来解决您的问题。

https://www.ti.com/lit/an/slvafg3c/slvafg3c.pdf

此致、

约翰·华莱士

TI FET 应用

尊敬的 Cyril：

感谢您提供最新信息。 TI 指定当安装在2oz 的1英寸2 (6.45cm2)上时、最大1°C/W (结点至环境)= 50°C/W、最大 RθJC (结点至外壳底部)= RθJA 至漏极焊盘。 (厚度0.071mm)铜。 温度系数。 封装顶部的 RθJC 是估计值、数据表中未指定。 有关 TI 如何针对 FET 封装进行测试和规格热阻抗的更多信息、请参阅以下链接。

https://www.ti.com/document-viewer/lit/html/SSZTB80

本参考设计显示输出电流为16A、并使用60V FET CSD18540Q5B。 您已选择100V FET、输出电流为20A。 一般而言、根据电路板布局布线和环境条件、5x6mm 封装可以消耗的最大功率为3W。 假设 TJ = 100°C、CSD19531Q5A 估计的导通损耗约为4.1W、这远远超过了 封装能力。 同样、在相同条件下、CSD19532Q5B 的导通损耗约为3.2W、超过了封装能力。 我认为您需要并联 FET 或使用 D2PAK 中的 FET、例如 CSD19532KTT (更大封装中的相同 FET 芯片)或 CSD19535KTT (更低的导通电阻)。 您是否需要使用100V FET？ 在相同的芯片尺寸下、60V FET 的电阻会更低。

谢谢。

约翰

尊敬的 Cyril：

由于我没有收到您的回复、因此我假设您的问题已得到解决、将关闭此主题。

谢谢。

约翰

您好、John：

很抱歉响应延迟。 我一直使用基于 CSD19531Q5A 的 TIDA-010042旧设计、最初设计用于20A 电流。 (基于 TIDA-010042 GaN 的 mppt 充电器设计用于16A)。在旧设计中、开关 FET 为 CSD19531Q5A、而不是 CSD18540Q5B。目前、TI 已从网站删除 TIDA010042旧设计文件。

尊敬的 Cyril：

感谢您的更新。 TI.com 上的以下链接提供了最新参考设计文档。 我并未参与此设计、也不知道 FET 的历史记录和变更原因。 根据原理图、它可能已发生更改、因为其中两个 FET 的栅极驱动电压仅为5V、而 CSD19531Q5A 要求 VGS >= 6V。 CSD18540Q5B 要求 VGS >= 4.5V、并与5V 栅极驱动器兼容。 它的导通电阻(VGS = 10V 时2.2mΩ 最大值与6.4mΩ 最大值)也远低于 CSD19531Q5A、并将支持更高的电流。 我将把该线程重新分配给负责此参考设计的系统工程团队。

https://www.ti.com/tool/TIDA-010042

谢谢。

约翰

尊敬的 Cyril：

我有 TIDA-010042的旧设计文件、您想了解什么？ 最初每个 Fsw 为180kHz、您可减少 Fsw 以减少散热。

谢谢。

鲍文

您好、Bowen、

我能否 在不 需要更改 电感值的情况下降低开关频率(22uH)。

谢谢。

西里尔