请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
器件型号:LM7480-Q1 我们需要一个常开输出来为我们的电池组充电、还需要一个由 EN/UVLO 引脚控制的输出来为我们的系统供电。 我们计划使用共漏极拓扑;电池组将连接到漏极引脚、但我们需要保持 DGATE 处于导通状态、即使在 EN/UVLO 引脚为低电平时也是如此。 您提到了"如果 V (ENF)< V (EN/UVLO)< V (UVLOF)、则仅 HGATE 被禁用、将负载与电源断开、DGATE 保持开启"。 有没有简单的方法可以将该引脚保持在 V (ENF)和 V (UVLOF)之间?'