团队、您好！
我们计划使用 IC TPSI3050设计电路。
您能否确认引脚 PXFR 的使用情况。
数据表显示它控制到 VDDH 引脚的功率传输。
请更正我的错误。
可以获得的最大占空比为93%。
这是否意味着 VDRV 引脚在25us 的7%时间内将处于低电平？
数据表中显示"将 EN 引脚设置为逻辑低电平会导致 VDRV 驱动为低电平。"。
那么、如果我们为 EN 引脚提供3.3V 电压(100%导通时间)、VDRV 是否也会100%开启？
如果电源传输的时间为93%、那么 VDRV 引脚如何能够100%开启？
在我们的应用中、我们需要双向电流。 因此、如下图所示、我们计划使用背对背 FET。 
MOSFET 器件型号为 IPTC011N08NM5。
我们需要器件100%准时。
正在查找您的回复
Sv、您好！
感谢在 E2E 上联系我们的团队！ 不要担心电源传输占空比、只需在计算器工具中输入系统规格并查看电源传输选项卡即可。 TPSI305x-Q1传输功率(由 RPXFR 设置)、该电荷存储在 CDIVx 中。 每次 TPSI305x-Q1驱动 MOSFET 时、它都会从 CDIVx 吸收电荷、因此必须充分调整 CDIVx 的大小以最大程度地减小压降。
[quote userid="593979" url="~/support/power-management-group/power-management/f/power-management-forum/1361638/tpsi3050-designing-with-tpsi3050这样、如果我们为 EN 引脚提供3.3V (100%接通时间)、VDRV 是否也可以100%接通时间？是的、100%将 EN 设置为高电平也会100%将驱动器设置为高电平。 EN 上的占空比直接对应于 VDRV 上的占空比。
对于所选的背对背 MOSFET、我看到 每个 CDIVx 至少应为1.5 µF。 各种功率传输电平对应于不同的启动时间、恢复时间和可能的最大开关频率、下面以粉色突出显示。
此致、
T·陈
固态继电器|应用工程师
Sv、您好！
感谢您的答复。
如果我正确理解了您的回答、自举电容器(CDIV1和 CDIV2)将在25uS 剩余6.7%的时间内将能量传输至 MOSFET 栅极。
如果我错了，请更正我。
您可以忽略25-µs、这与驱动器开关时序无关。 我们可以将开关 MOSFET 建模为电容器(CVDRV)充电和放电、该值由总栅极电荷(Qg)除以驱动器电压(VDRV)决定。 每次我们开启 MOSFET 时、这就等同于将 CVDRV 充电至10V。每次我们关闭 MOSFET 时、我们都会对 CVDRV 进行放电。
此外，数据表指出，VDRV 引脚可以提供高达1.5A 的电流，并且可以灌入3A 的电流。
VDRV 的电源来自 VDDH 引脚、该引脚由 VDDP 引脚供电。
该器件充当升压转换器、从 VDDP 引脚上的5V 到 VSSS 和 VDDH 引脚上的10V、因此输入电流必须非常高才能获得1.5A 输出电流。 在数据表中，它仅与40mA 有关。
当 TPSI305x-Q1将 VDRV 驱动为高电平时、它基本上会将 VDDH 连接到 VDRV。 TPSI305x-Q1将 VDRV 驱动为低电平时、会将 VDRV 拉至 VSSS。 峰值拉电流和灌电流(1.5A/3.0A)可以估算上拉/下拉的内部电阻。
我们计划使用的 MOSFET 是 IPTC011N08NM5。
您可以在三线模式下确定 CDIV1和 CDIV2的值吗？
在计算器工具中、我将获取2个 Qg = 2个226 nC = 446 nC。
实现 TPSI3050-Q1 ，可能应该使用 CDIV1 = CDIV2 = 2 µF 。
实现 TPSI3052-Q1 ，可能应该使用 CDIV1 = 1.5 µF 、CDIV2 = 4.7 µF 。
另外，我们有 TPSI3050和 TPSI3052。
哪一个将更适合我们的应用。
我认为这将更多地取决于您需要多少 MOSFET 增强、这取决于 MOSFET 需要处理的功率大小。 我看到在 VGS = 10V 和 VGS = 15V 之间、RDSON 中的差值小于0.1-mΩ、因此我认为任一 TPSI305x-Q1器件都可以。
MOSFET 用于开关48VDC。
因此、当 MOSFET 导通时、VSSS 引脚将处于48V、而 VDDH 引脚将处于48+10VDC。
这有什么问题吗？
我希望由于次级侧是隔离的、因此我们不会有任何问题。
您能确认相同吗？
可以确认这没有问题。
三线模式下通过 EN 引脚的最大电流是多少？
MΩ 下的 MΩ 看到1 μ F、因此3.3V/1 μ s = 3.3-µA 。
此致、
T·陈
固态继电器|应用工程师
您好，Tilden，
感谢您的详细答复。
当 TPSI305x-Q1将 VDRV 驱动为高电平时、它基本上是将 VDDH 连接到 VDRV。 TPSI305x-Q1将 VDRV 驱动为低电平时、会将 VDRV 拉至 VSSS。 峰值拉电流和灌电流(1.5A/3.0A)可以估算上拉/下拉的内部电阻。
1)。 对于1.5/3A 电流、我仍有一些疑问。
该电流是否是通过 VDRV 引脚流到背对背 MOSFET 栅极的输出电流？
如果是、则必须通过 VDDP 引脚或自举电路对其供电。
请更正我的错误。
输出电流(到外部 MOSFET 的栅极)直接连接到 MOSFET 的导通时间。
如果是、为了使外部 MOSFET 快速导通、我们能够获得的最大栅极电流是多少？
2)。 在 TPSI305x-Q1器件的2线模式下、流经 EN 引脚的电流是多少？
在3线模式下、即使 EN 为低电平、也会有10/15V 输出。 因此浪费了更多功率。
我们计划使用2线模式。
3)。 在2线模式下、当 EN 由8V 电源供电时、我们是否能够在 VDDH 与 v.r.t VDDS 下获得10/15V 的电压。
4)。 我很好奇、同一款 TPSI305x-Q1 IC 可在2线和3线模式下灌入2种不同的电流。
5). Panasonic 为其驱动器电路推荐了栅极电阻器、如所附片段所示。 我们计划在设计中使用 TPSI305x-Q1 (驱动器)和 IPTC011N08NM5 (MOSFET)。 您能否确认我们的设计是否需要该栅极电阻器？ 如果需要、那么我们如何为我们的设计计算栅极电阻？ 
正在查找您的回复
您好，Tilden，
感谢您的答复。
我们计划将 TPSI305x-Q1 (驱动器)和 IPTC011N08NM5 (MOSFET)用于我们的设计、此外、我们将使用两线模式设计并在下面随附的原理图快照。请在此原理图上检查此选定值。
MOSFET Qg = 446nC
最小和最大 VDRV 引脚电流(Iout 电流)是多少？ 我们如何计算设计的 Iout 电流？
Panasonic 为其驱动器电路推荐的栅极电阻器、如所附片段所示。 我们计划在设计中使用 TPSI305x-Q1 (驱动器)和 IPTC011N08NM5 (MOSFET)。 您能否确认我们的设计是否需要该栅极电阻器？ 如果需要、那么我们如何为我们的设计计算栅极电阻？
您好，Tilden，
感谢您的答复。
对于 Iout 电流、我仍有一些疑问。
最小和最大 VDRV 引脚电流(Iout 电流)是多少？ 我们如何计算设计的 Iout 电流？
2.我们通过此链接 https://sound-au.com/project245.htm 了解有关它们在 VDRV 到 VSSS 之间使用的二极管的 TPSI305x-Q1 (驱动器)的信息。 您能否确认我们的设计是否需要该二极管？ 它们为什么使用该二极管？
我们需要使用背对背 MOSFET 切换-15V。
使用此二极管通过 TPSI3050切换负电压/GND 是否存在任何问题
请参考所附图片或链接、并告知我。
您好 Alex：
感谢您的答复。
应用手册 https://sound-au.com/project245.htm 建议添加一个二极管 D2以实现负电压保护。 
1)。 您能否解释一下这种负电压情况是什么？
我相信钳位二极管会将 VDRV 引脚保持在低于 VSSS 电压2V 的水平、但不会承受负电压。
请更正我的错误。
2)。 我们计划通过背对背 MOSFET 开关切换负电压和接地、MOSFET 使用 TPSI3050器件进行驱动。
这样做有什么问题吗？
3)。 在3线模式下、由于无论 EN 引脚条件如何、VDDH 引脚上都具有10V 的电压、因此我们计划使用2线模式。
您能否确认、如果我们使用2线模式、它将具有更高的功效？
正在查找您的回复
