[参考译文] TPS1641：TPS1641缺少 UVLO

或许可以通过 TPS1641...it 的 EN 引脚实现、使能上升阈值和下降阈值之间似乎存在迟滞、但这并不明确。 我想知道什么是迟滞电平。  根据 下表中的值、我可能会说不存在迟滞、这取决于特定器件。  

然而，PSice 表现出了期望的行为。

尊敬的 Tomas：

迟滞将始终存在。 您可以使用电阻分压器方法、如产品页面上的 EVM 用户指南所示。

此致

G·库纳尔

尊敬的 Tomas：

我不确定是否可以随时获得这些数据。 您始终可以根据数据表按照最坏情况下的值进行设计。  

此致

G·库纳尔

我不确定能否相互理解。 这正是我试图解决的问题。
Venr -未定义 EN 上升阈值最小值...
Venf - 未定义 EN 下降阈值最大值...

假设、数据表承认、例如 Venr=0.6V、Venf=0.59V、从该示例中您可以看到、迟滞会迅速降低。
就迟滞和您说过的最坏情况而言、迟滞为零！！ 这是相当冲突,你说"迟滞将永远存在"。
你知道吗?

尊敬的 Tomas：

让我检查一下、然后再回来看看这个。

此致

G·库纳尔

好的、谢谢、与此同时、我测量了 TPS16411样片的迟滞-它似乎是50mV。

谢谢 Tomas。

非常感谢！
我还有一个问题。 我希望 TDLY 约为2ms、可行吗？
最小可接受12nF 电容器？

这意味着什么压摆率？  我认为 TDLY 应使用12nF CDLY 电容器。

抱歉。  我指的是基于 CDLY 提供 TDLY 的方程。

我尝试将 CDLY 设置为2n2并施加测试负载脉冲。 消隐似乎根本不起作用、只是在经过明显更长的时间关断 FET 后发生热关断。
我是否有任何错误或对于 TPS1641而言这是不可能的？ 如果我没有错器件内部、当它到达 PDLY 引脚时只有电流源、为什么不可能连接较小的电容器那么12nF…… 对于我的应用来说、这似乎是一个很大的限制。

尊敬的 Tomas：

请尝试捕获这样的波形。 你说不工作是什么意思？ 您看到的持续时间是多长？ 大约应为1ms。

此致

G·库纳尔

您好、Kunal、我测量了这个并准备了文档、希望有您需要的一切、evaluation.e2e.ti.com/.../TPS16411_5F00_testing.pdf

我们需要将该区域放大以了解确切的计时器持续时间。  

此致

G·库纳尔

尊敬的 Tomas：

大约延迟50us。 看起来电容下限 PDLY 低于10nF 时、计时器持续时间与数据表公式不同、可能与 PDLY 开路类似。  

此致

G·库纳尔