[参考译文] UCC28951：测试 UCC28951

您好！

您的查询已收到、正在审核中。

此致、

您好！

当占空比小于 Rtmin 编程的值时、栅极驱动器将终止、但转换器不处于关断模式。  当电压放大器输出增加到占空比大于 Rtmin 编程的值时、栅极驱动器立即要求占空比。  这是轻负载突发。

具有过流断续模式保护、将引发关断和重新软启动。  这在数据表的第7.3.14节中进行了说明。

为了保护 FET 免受反向电流的影响、您应该在发生反向电流之前使用 DCM 压实器将其关断。

以下链接将带您进入未通过使用 UCC28951的分步设计流程的应用。  这里提供了指向 Excel 设计工具的链接、该工具与应用手册一起提供。  这些设计工具将帮助您设置 DCM 比较器、以防止 FET 中出现反向电流。  

https://www.ti.com/lit/pdf/slua560

关于提出设计、我推荐以下几点。

1.使用具有电流限制功能的直流电源为设计供电。

2.从10%的电阻负载开始，并评估稳定性，热和关键节点。

3.在监控关键节点的同时缓慢地启动负载、必要时停止/故障排除/重新设计。

此致、

现在测试控制器。 无直流输入电源、仅偏置电源

以下是观察结果。  

栅极驱动脉冲(OUTA、OUTB、OUTC、OUTD)能够看到它们。

我观察到的是、一段时间(可能在30 40秒后)后、控制器停止工作。 当我检查 SS 引脚处的电压时、该值小于0.53。

 如果我立即关闭偏置电源并将其关闭 ONN、控制器不会启动。

但是如果过了一段时间后再调通 ONN，它将开始正常工作20 30秒左右，然后再次关机。

FYR、

您好！

您的查询正在审核中、我会尽快与您联系。

此致、

您好！

SS 为0、输出停止开关。  器件会在等待一段时间后恢复。

您是否检查 Vref 以查看是否在正确的电压调节？

您可能在此测试期间丢失了 VDD 并导致器件关闭。

此致、

Vref 介于5.05V ~ 5.3V 之间。 即使 SS 引脚电压低于0.53、我也能读取 Vref。

VDD 是常数(在范围内检查)、无骤降。

您好！

如果 VREF 为高电平、则意味着 IC 有电源、并且某器件已将 SS 拉低。

您认为 Q13会将 SS 拉低吗？  我会尝试将其与电路断开、看看它是否会消除问题。

此致、

我有类似的疑问、因此我断开 R74、R76的连接、将820K 置于 SS 电容器上、从而使其成为独立器件。 仍然显示低电平。 随机控制器打开、就像20次中的一次一样。 有时、如果让设备长时间处于关闭状态、则设备将开启。 随机行为。  

您好！

如果器件在跟随器模式下运行、则该设计 需要820k Ω 接地电阻。  否则、器件可进入测试模式。

如何将 Q13栅极的栅极接地并在 SS 引脚上使用820k Ω 电阻器、然后重新测试。

此致、

Q13被移除、控制器 正在工作。

将尝试在稍后阶段修复 Q13。

其他几个问题。

已烧断 QC QD、和同步 FET @ Vin 250V。 因此现在要开始缓慢调试和更改输入电压。

现在、控制器已开启、将输入设置为22V、同步 FET 处于二极管模式。 以下是观察结果：

1. QC、QD 漏极处的波形。 存在在 QA、QB 桥臂上观察不到的突发型输出。 这是应该如何运行的吗？

2.以下是在排水口观察到的峰值@Vin：20V

另外还有一些起始噪声、我认为应该是开关噪声。

黄色为调节至2V 的输出。 那个峰值是否符合预期？ 如何避免?

3.测量 CT 输入电流,似乎输出噪声很大。 我怀疑测量错误使用一条长导线,也有任何其他原因,我应该小心这里?

红色波形。  

此外,引导我是去正确的方向,还是有任何其他事情需要照顾?? 根据您的意见、我将处理 Tomo 更改。 谢谢

您好！

您的查询已收到、正在审核中。

此致、

您好！  

QB 的漏极和 QC 的漏极是 H 桥上的开关节点。  我希望峰值电压保持不变。  在您的评估中、第一个波形显示峰值在变化。  这很可能是输入电压下降造成的。  因此、直流电源很可能会限制电流以保护设计。

在波形方面、您提到了 QC 和 QD 漏极的波形。  对于 FET QC 和 QD 消耗的功率、这些波形看起来不正确、并且电压处于不正确的电平。  请参阅使用 UCC28951的相移全桥的简化版原理图。  您能否告诉我、根据下面的方框图、这些波形来自哪个 FET？

我想、您获取的示波器图可能来自 SR FET 漏极。  如果是、它们看起来也不正确。  它们不应改变频率。  FET 的驱动方式可能有问题。  您可能需要仔细检查连接与简化版原理图和应用而非 Slue560、以确保您控制具有正确输出的正确 FET。

https://www.ti.com/lit/pdf/slua560

此致、

1.我注意到的同步 FET 按照600W 的设计,当变压器绕组1-3在正极侧时 Q5关闭,Q6为 ONN。  

黄色：Q5漏源

红色：Q6漏源

蓝色：变压器引脚1 (正极探头)，引脚3 (负极探头)

因此、当 Qa 到 QD 为 ONN 时、outF 应为 ONN。

QC 至 Qb 为 ONN、OUTE 必须为 ONN。  从您的角度验证并确认？？

同步 方向是否应 与变压器的正负匹配、还是我们可以直接连接 OUTE 和 OUF 随机？

2.昨天观察到的不良行为是由于我在 QC 上连接了两个不同的 FET QD(栅极电荷:390nC )桥臂与  q,qb 桥臂, 有(栅极电荷约53nC )。 现在所有 FET 都相同( 53nC )

开关速度无法弥补所需的栅极电荷、栅极驱动器发热严重、今天继续向我计算控制器的成本。 我改变了栅极电阻器并进行了检查、一段时间内不发热、然后再次开始发热。  

此外、您是否有计算栅极和变压器所需的电流的方法？ 首先、我要修复栅极充电波形、然后再进一步操作。  

变压器 P/N： GT04-111-252-A

MOSFET P/N：IPW65R090CFD7XKSA1

您好！

您的查询已收到、正在审核中。  我很快就会回到你身边。

此致、

您好！

来计算驱动 FET (Idrive)所需的电流、会基于栅极电荷(DQ)的变化乘以 FET 开关频率

IDRIVE = DQ/dt = DQ*FSW

此致、

下面是开关波形。  

我在 OUTA 之前观察 outD、这可以吗？

黄色: OUTA

蓝色：outD

绿色：OUTB

红色：OUTC

您好！

这些看起来像是 FET A 到 D 栅极的电压、而不是直接从 UCC28951的输出。

如果是这种情况、波形看起来很好。  另请注意、没有米勒平坦区域、这意味着您的设计具有零电压开关。

此致、

是的、您是正确的、这些是栅极开关脉冲。 我还没有应用 Vin。 只是想确认栅极电压、然后再继续施加 Vin。  

已施加 Vin：50V、

以下是 Qa、qb 的漏源电压。 我看到了巨大的峰。 为什么会发生这种情况？

尽管存在二极管、但它们为什么不抑制峰值？ 有什么建议吗？

仅供参考、其无负载同步整流器处于二极管模式。

MOSFET P/N： IPW65R090CFD7XKSA1

二极管： GD02MPS12E

您好！

您可能需要研究发生这种情况时 FET 的栅极驱动以及漏极电压。

您还可能只是从示波器探头接地中拾取杂散噪声。

我会尝试通过这个尖端和接地筒来查看 FET 的漏极到源极、看看情况是否有所改善。

您可能还需要使用铁氧体磁环在示波器探头导线上形成共模扼流圈。

我相信 EVM 用户指南中有如何执行此操作的说明。

https://www.ti.com/lit/pdf/sluu421

此致、  

好的。 我理解并将实施相同的方法。 我想了解这些巨大的峰,我们可以减少它们,还是有一个战略工作?

栅极驱动变压器是否会在开关中增加更大的压摆率 ？ 是否应使用闸极驱动器进行检查？ 请指南。  

您好！

您需要验证 FET 的栅极是否已正确驱动。  您还需要确定您不会像前面所讨论的那样在示波器上拾取杂散噪声。  之后、再次看看这些波形、我们继续执行调试过程。

此致、

我尝试连接 EVM 并捕获 GATE 到 C 和 D 的源极和漏源极波形。EVM 中没有尖峰。 在我的设计中连接了相同的探头和示波器、漏源电压峰值是振铃的5倍高。  

有什么建议如何继续? 从过去一周就一直呆在那里 与 MOSFET 的 Coss 或体二极管或同步 FET (目前处于二极管模式)有什么关系,我该如何进一步进行??  

在 MOSFET 上添加一些 RC 缓冲器来减少尖峰是否是一个好主意？ 它是否会产生影响？？

目前我有短接匀场电感器作为漏源峰值较高,我是否应该移除续流二极管?  

您好！

我正在审查您的查询、并会很快回复您。

此致、

仅供参考、垫片电感器与钳位二极管(SiC 二极管)连接  

SRS 在二极管模式下连接。

输入电压：25V 直流

栅极驱动器：15Vdc、控制器：12Vdc

我试着把同一个薄膜电容器连接到电流检测的另一侧、靠近 FET 的漏极、我不知道这是不是一个好主意、因为根据这个拓扑结构、你可以对此进行评论。 电容为(75nF || 0.5uF || 22uF)。 所发生的情况是 D 的栅极波形已好得多、但 C 的栅极在米勒区域附近振铃和骤降、这反过来影响了漏源电压。  

此外、C 漏源极间的尖峰非常高。  

ZVS 是否没有踢? 是否应在匀场电感器和变压器之间添加串联电容器？ 请提供建议。  

请参阅下图：

黄色：C 门

蓝色：D 门

红色：C 的漏源

绿色：D 的漏源

下降时 C 的栅极波形如下所示：  

黄色：C 门

绿色：D 的漏源

您好！

您的查询已收到、正在审核中。

此致、

您好！

如果 FET 的栅极出现振铃、您是否 尝试过添加一个与 FET 的栅极驱动和栅极串联的电阻器？  这有助于抑制栅极驱动器处 FET 的振铃。

您将拥有远高于输入的 FET 漏极振铃。  我不知道这种情况发生之前身体应该如何进行。  因此、这看起来不正确或不真实。  

我会直接在 FET D 的漏极和源极上仔细检查这个尖端和套管 。您可能还需要将示波器探头线从螺纹管夹到示波器周围的铁氧体环。  这将形成共模扼流圈、并从信号中消除共模噪声。

此致、

在做了一些修改后、振铃减少了。

输入电压:26V,栅极驱动变压器电压:15V,频率:80khz

1.使用电感为560uH 的栅极驱动变压器

2.在每个 FET 的漏极到源极之间使用4.7nF 薄膜电容器

3.栅极电阻约为110欧姆

4.在栅极电阻器上添加了二极管(反向)以实现关断。

下面是开关节点的图像(变压器导线)

Question：

1.因为我做了以上的改动, lemme 知道所有的改动都是可以接受的吗?

2.另外在漏源之间添加外部电容? 是否可以添加它？ 我是否可以通过添加匀场电感器来补偿电容器放电？ 请告知。 到目前为止、未连接匀场电感器

3.是否可以加入一些串联电容和匀场电感？ 它会有任何帮助吗? 如果是，那么起始值是什么？

4.我在 CT 变压器的另一侧添加了(75nF)、直接连接到 MOSFET 漏极和源极。 这是否可以接受？ 这样做是为了减少巨大的峰值。 这会干扰控制器中的逐周期电流检测吗？

下一个更改：

将频率更新为100kHz

将栅极驱动变压器电压降至12V

为反向二极管增加大约10欧姆的串联电阻

您好！

您的查询 正在审查中、我会很快回复您。

此致、

您好！

你似乎在朝着正确的方向前进。

请查看我的评论如下。

Question：

1.因为我做了以上的改动, lemme 知道所有的改动都是可以接受的吗?

只要您了解更改内容和更改原因、就应该正确无误。 但是、您应该通过可靠性和 生产测试来支持您的设计。

2.另外在漏源之间添加外部电容? 是否可以添加它？ 我是否可以通过添加匀场电感器来补偿电容器放电？ 请告知。 到目前为止、未连接匀场电感器

在初级侧从开关节点添加电容到接地端的情况并不少见。  一些设计人员这样做是为了控制谐振频率。

如果您想抑制振铃、可以始终在 FET 上添加 RC 缓冲器。

3.是否可以加入一些串联电容和匀场电感？ 它会有任何帮助吗? 如果是，那么起始值是什么？

还可以在匀场电感器上添加 RC 缓冲器以抑制任何振铃。  

4.我在 CT 变压器的另一侧添加了(75nF)、直接连接到 MOSFET 漏极和源极。 这是否可以接受？ 这样做是为了减少巨大的峰值。 这会干扰控制器中的逐周期电流检测吗？

对于整个 CT 上的电容器而言、75nF 非常大。  通常、您可以通过电流检测电阻的 RC 低通滤波器降低从 CT 输出到 CS 引脚的噪声。  通常、设计人员在 CS 与地之间使用1k 至 CS 以及22至220 pF。

我有一句忠告。  对于所做的每一项更改、都应该比较 A 之前和之后的。

在次级侧可能会有噪声、该噪声通过变压器耦合到次级侧的初级侧。  您可以在 SR 和/或变压器之间添加缓冲器。

最后、您可能需要尝试中继功率级以降低噪声。  让您的电源环路尽可能短。  1英寸布线会增加10nF 的电感。

此致、  

感谢您的投入。

我断开了变压器、它只是开路电桥和栅极脉冲。 我注意到的是、它仍在从直流电源汲取电流、并且正在缓慢增加。 我限制了它的200mA、它在大约10至12秒内达到了200mA。  

我分别移除了每条桥臂的底部 FET 并进行了检查,它没有消耗电流。  

目前为止、由于击穿导致的电流消耗是我所了解的。

仅供参考、同一支腿的栅极脉冲方向相反。 所以栅极脉冲是可以的。 A 和 D 开关在一起、B 和 C 开关在一起。  

就布局而言、我不会看到任何问题。

有什么想法可能是原因?  

您好！

相移。  我会再次检查一下是否有多余的圈数、从而使设计消耗电流。

此致、

栅极波形根据设计发生相移。  

我已断开全桥的连接。 仅连接一个半桥并检查。 在试验板的外部焊接 MOSFET。 尽管我将电流限制在0.7A、但它仍然消耗约0.65A 的电流。 我怀疑仍然有一些击穿电流。 我在论坛上读到、CT 有助于防止击穿？ 它如何帮助? 是否需要使用 CT、Rtmin 或任何其他变量进行检查？

尊敬的 Mike：

在数据表中、DCM 必须用于防止反向电流。 我是否应该提起电感器的引脚并监控确切的电流是否变为零？ 这是上面提到的内容、还是其他内容。 因为我还读到、SR 驱动器不会激活、直到负载电流足够高、导致 DCM 引脚高于 DCM 阈值。 请以简单步骤提供指导。  

2.对于同步整流器, OUTE 波形首先或 outF ? 根据我的理解、我需要将其与 OUTA 脉冲同步。 是这样吗?

3. CS 引脚具有一些寄生开关噪声？ 低通滤波器是否可行？ 使用靠近 CS 引脚的 RC 滤波器滤除这些寄生开关噪声的最佳调整方法是什么。

4.我还读了其中一个调试文档、它说、

一旦确认了以极低输入电压运行、便逐步增加输入电压、直至 Vout 处于其设定点的约50%。 然后将负载电流增加至其满负载值的25%左右。 此时、您应检查 OUTE 和 OUTF 栅极驱动器是否处于活动状态且正确。 检查输出整流器两端的波形。

Vout 为50%、这意味着我应该调节至6V 并增加负载电流？ 请说明并提供指导。  

5.此外、大家都知道、变压器中有2个次级绕组、其中一端连接到控制器公共地、可调节为12.15V、即使输入电压高达400V 也是如此。

另一个次级电压随输入电压不断增加。

例如：输入电压：130V、输出电压：13.8V

输入电压：200V、输出电压：15V

有人知道原因是什么吗？

仅供参考、二级联以串联方式连接。 反馈取自与控制器接地端共用同一接地的底部次级绕组。 与反馈有什么关系？？ 两个二级 FET 都处于二极管模式。  

可汗

我们会尽快回复您。  

谢谢。

宁

好的、明白。

1.首先我了解了、我会将 FET 从二极管模式重新排列成正常的 FET。

2.必须提供5A 的负载电流,评估一次侧的谷底开关。  

DELAB DELCD：30K

DELEF：70k

我应该设置 ADEL,ADELEF PIN 的什么配置? 我现在或以后配置它吗？ 现在可以将其连接到 Vref /地吗？

3.此外,DCM 比较器设置为与评估板中相同的值,我知道对于5A (负载的10 %),它仍将处于 DCM 模式,我将在次级 FET 上监控 VDS ?  

4.接下来,对于较高的负载电流(比如10A ),根据我的理解,它会移动到 CCM 模式。

我需要证明在初级侧的谷底开关. 当次级绕组从 DCM 模式更改为 CCM 模式时波形是否有差异？ 我需要在次级侧的示波器中探测什么？ 请指南。

您好！

我已收到您的询问、并会很快回复您。

此致、

您好！

该 EVM 是根据应用手册 SLUA560设计的。  以下链接将带您进入应用手册。  它解释了如何设置 ADEL、ADELF、DELAB、DELCB 和 DELEF 引脚。

https://www.ti.com/lit/pdf/slua560

您希望将 DCM 阈值设置为电感器电流处于临界导通之前的点。  如果您的设计具有20%的电感器纹波电流、则宜将 DCM 阈值设置为15%负载。  这将在设计进入临界导电之前为其提供5%的裕度。  这将防止负电流流过 FET。

次级波形将与初级波形不同。  这是 SR 的驱动方式造成的。  有关关键波形、请参阅数据表的图8-4。

https://www.ti.com/lit/ds/symlink/ucc28951.pdf

此致、

感谢您的投入。 少量查询  

1.我看到初级 FET 出现了故障、尤其是 C、D 和两次 C。下面是电路板场景。  

将 SR FET 从二极管模式更新为 FET。 放置回栅极电阻器、栅源极电阻器。  

DELAB，DELCD：50K

DELEF：70k

当我在50VDC 左右缓慢改变直流电源时、FET 发生了故障、主要是栅源极损坏、漏源极通道正常。 未观察到击穿电流。  

同时输出侧,绕组是并联的,输出电容约为21000uF。 次级侧 FET 导通可能会由于巨大的浪涌电流而产生任何影响并损坏 FET。 这是一个我已经得出的理论,你可以推断和告诉你的意见这。

下面是一个波形、在该波形中、我会短暂看到  

蓝色和绿色：栅极波形 C、D

红色：底部 FET

黄色：输入电流  

2.另外,对于输入电压:400VDC,输入电流限制在电源的700mA。

当输入电压为400VDC 时，输出负载电流为2A， 输入电流为540mA (直流电源)

我观察到的是输入电压突降至360并稳定回400VDC？

匝数比变压器：9

电流是否正常？

为什么电压会下降？

3、采用固定延时方式时,我该如何处理自适应延时引脚? 它们是否应该开路？

4.输入电压: 200V,直流电源电流: 270mA ,二极管模式 FET 输出,负载电流: 1A, Tmin:12K

以下是波形。 我的观察是大约每52.3us ,有负电流,这是在 CT 的初级侧探测,栅极脉冲宽度 C 和 D 也在该瞬间降低。 您对此的看法  

蓝色、绿色：门波形

黄色：初级 CT 电流

粉色：C 漏源。

缩放版本

5.当我增加 Tmin：33k 时，

案例 A； 负载电流：1A、直流电源电流：220mA

之前在黄色通道中可见的反向电流峰值不存在。  

蓝色：C 的栅极源极、

绿色：脉冲变压器前面的 C GATE

粉色：C 的漏源

黄色：Primar Current CT (当前 CT)

情况 B；负载电流：2A、直流电源电流：380mA

之前在黄色通道中可见的反向电流峰值存在、但很小。 此处开始出现一些可闻噪声。 下面是波形。 栅极驱动变压器负极侧看起来不正常。 您的评论。

下面的缩小版本

您好！

您的查询已收到、正在审核中。

此致、

您好！

您能否向我发送一份完整的原理图以供查看？

此致、谢谢。

您好 Mike。

请分享您的邮件 ID。 是机密信息、请在此处分享。

此外、我正在调试电路板。 以下是观察结果。

D 和 A 之间没有导通时间。然后、我开始探测从控制器到 FET 栅极的 D 波形跟踪。 在突发模式下未观察到问题。 所有波形均为50%占空比。  

当我尝试为其加载1A - 2A 的电流时、我面临着这个问题。 有时 D 波形很小、以至于占空比完全不是50%。 当我进一步探测时,我还观察到的是变压器初级电流,我能够看到2mH 充电,即 ,但另一支腿,负侧它不充电,它下降非常剧烈,这不应该发生在2mH 电感。 然后我怀疑输出端出现了问题、我移除了用肖特基二极管替换的 FET。 二极管与 MOSFET 源极相同、用于驱动二极管。 两个二极管的阴极连接到其他两个绕组。

变压器初级侧正极侧正在充电、负极侧、瞬态非常急剧。 以下波形供您理解。  

黄色：D

红色：A

蓝色：C

绿色：B

另请参阅下图、其中捕获了变压器和初级 CT 电流。 不存在负侧电流。  

绿色：主 CT

黄色：变压器  

蓝色：开关节点电压。

您好！

我不知道您为什么不能分享相移全桥设计的原理图。  但是、如果您无法在 O.k 的 e2e 上共享它、

请使用应用手册 SLUA560中的原理图进行比较、以了解您是否采取了建议的其它措施。

https://www.ti.com/lit/pdf/slua560

请使用 slua560对您的原理图进行自我审查并报告您的发现？

此致、

您好 Mike。 您已经在您标记的上一篇帖子中查看了我的原理图片段。 我一再告诉您、这是机密数据。  

Colin 永远不会要求在这里张贴示意图，他总是要求分享到邮件 ID。  

我在上一次答复中提出了一个问题，请你答复一下。

如果您不愿意提供帮助,而不是只是发送回600W 应用说明,您能将查询转至其他专家吗?  

此外、TI 的人员、您能研究一下这个问题吗？

您好！

科林是我的好朋友和同事。 我知道他可能会要求您提供一个要查看的原理图。

如果你不能提供一个评论,这是可以的。

很抱歉、您无法发布您的原理图。  UCC28951已发布了数年、如果设置正确、则可以保护 FET 免受损坏。

以下链接将为您显示应用手册、您可以使用该应用手册检查您的设计。  内部还有一个 Excel 设计工具。

https://www.ti.com/lit/pdf/slua560

我有另一个建议。  您还可以查看以下链接中提供的600W 参考设计。  该 EVM 中有一个 UCC28950控制器。  不过、UCC28951是引脚对引脚相同的器件、可替代 UCC28951、并已在 EVM 中验证可在该器件上正常工作。  请注意、它是使用应用手册 slua560中的信息设计的。 您可以在以下链接中找到用户指南。  您可以查看此设计并将其与您的设计进行比较、以了解有何不同。  EVM 中有可用于与您的设计进行比较的波形。  您甚至可以订购 EVM 进行评估。   https://www.ti.com/lit/pdf/sluu421

还有一个选项。  可以考虑使用现有的参考设计。  以下链接将带您进入参考设计库、您可在其中输入电源要求。  该工具将搜索数据库、并提供最适合您的应用的参考设计。

https://www.ti.com/reference-designs/index.html

此致、