工具与软件:
您好!
我们准备了一个使用 UCG28910的动力单元。 借助这块电路板、我们馈送了一个处理器和一个功率集成器。 但 UCG28910会中断电路。 当我们观察该值时、如果我们单独为电源单元通电、则未看到中断。 VDD 值在6.4V 和12V 之间变化。 当我们为其提供处理器和集成式时、VDD 继续在19V 至20V 之间工作、但它会中断电路。 在我们再添加一个屏幕来向该电路添加外部负载时、不会出现中断。 我该怎么做?
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
工具与软件:
您好!
我们准备了一个使用 UCG28910的动力单元。 借助这块电路板、我们馈送了一个处理器和一个功率集成器。 但 UCG28910会中断电路。 当我们观察该值时、如果我们单独为电源单元通电、则未看到中断。 VDD 值在6.4V 和12V 之间变化。 当我们为其提供处理器和集成式时、VDD 继续在19V 至20V 之间工作、但它会中断电路。 在我们再添加一个屏幕来向该电路添加外部负载时、不会出现中断。 我该怎么做?
尊敬的 Yetkin:
感谢您联系我们。
如果我正确理解了您的设置、那么在单独对 UCC28910进行供电和测试时就没有问题。 对吗?
VDD 值在 UVLO (ON)和 UVLO (OFF)阈值之间变化、可能表示系统因某些故障而关断。 它主要可以是 ID(OCP)、Vcste_ocp2或 Vovp。 这可能是在连接处理器时导致的。
我不理解什么是外部屏幕(请说明此内容)、但它是否是一些额外的外部负载? 在这种情况下、可能是在漏极或 VS 引脚上拾取一些噪声、触发上述三种保护机制之一并导致这一问题、该问题在轻负载时可能格外敏感、因此可能有助于在更重的负载下 (添加外部负载时)实现稳定的性能。 我认为、为了解决这个问题、我们可能需要使布局可靠、尤其是 Vs 引脚。
此致、
Harish
Harish、您好!
感谢您的答复。
我们在设计中将3个不同的 PCB 相互连接。 第一个是我们使用 UCC28910管理的电源板。 第二个是处理器和集成的控制板。 第3个是与处理器进行通信的显示屏。 在本例中、当我们仅为电源卡通电并查看它时、我们将获得约5.7V 的输出、即使它有点高。 在其中添加控制卡时、电压降至5.1V、但每5秒复位一次。 当我们添加第三个卡的显示屏时,它的工作稳定在5.1v。 事实上、我们220V 50Hz 的输入电压不是波动很大的负载。 我不知道如何调节 VSS、如果您再解释一下、我会很感激。
我想问一下我们在使用电源卡时遇到的另一个问题。 当我们进行第一次尝试时、我们的电源卡为2层。 由于我们还在动力卡上传送与能源有关的数据,因此我们需要修改动力卡,并希望减少压力。 在这种情况下、我们 通过 SNG-GRND-5V-SNG 设计将电源卡增加到4层。 我们还制造了接地平面涂层。 尽管与以前正常工作的2层电路板的设计相同、但未输出4层设计。 我们认为这实际上是受我们所用变压器层结构的影响。 我们删除了变压器区域中的设备层、删除了变压器区域中的设备层、并删除了包括 ucc28910在内的层。 但它仍然没有输出。 这次我们怀疑是 ucc28910。 对此、您有什么建议或想法吗?
此致、
尊敬的 Yetkin:
感谢您联系我们。
我认为从原理图来看、Vs 引脚电阻器看起来没有问题。 需要检查的一点是确保电阻器 R51和 R49是否尽可能靠近 Vs 引脚。 此引脚可能易受噪声影响、因此布局对于确保其不会导致系统跳闸至关重要、原因是在连接其他处理器板时、噪声会耦合到引脚中、这可能会导致重新启动。 您可能需要检查这是不是由 Vs 引脚上的 OVP 引起的。
第二种情况看起来更复杂。 您可能想要查看是否存在通过观察 Vdd 触发的任何类型的保护机制。 如果没有信号出现、请检查 IC 的引脚阻抗、查看它们是否正常。
此致、
Harish
你好、Harish
感谢您的快速回复。
R49和 R51实际上不是很靠近电路中的 VS 引脚、我将在设计中进行更改。 当我们在此施加额外负载时、系统吸收干扰是不正常的、但我们将进行尝试。
在4层电路中、当我们对 VDD、VS 进行测量时、我们会看到非常低的电压、实际上接近于0。 据我了解、UCC 的 VDD 和 VS 引脚都是无源引脚、就好像没有任何压降。 在测量阻抗时、实际上所有工作板和工作板上的阻抗都是相同的值。 非常有趣的是、当我们删除变压器和 UCC 位置的外部层、将它们减少到2层时、这个4层电路不起作用、我找不到解决方案。
Harish、您好!
实际上、提供4层是为了减少寄生效应。 但 UCC 附近有变压器和线轴。 这也可能产生影响。 但还应在具有相同设计位置的2层中看到此效应。 在4层结构中、我们在顶部有一个覆盖地的信号块、然后是接地的5V 信号设计。 由于核心结构,我实际上认为整个卡应该处于防止电容寄生虫的位置。 我正在投掷2张照片的卡。 如果它很复杂、我可以发送一个 geber 文件。
Harish、您好!
您可以在链接中找到 geber 文件。
https://drive.google.com/file/d/1_tsVxkpX89ogXjqyzIdLJt5cr9YKyMGL/view?usp=sharing
Harish、您好!
我连接这里。 感谢您的帮助。
e2e.ti.com/.../ADE-iki-Ayri-Board-20.05-_2D00_-Guc-_2D00_-CADCAM.ZIP
尊敬的 Yetkin:
用黄色包络的零部件需要靠近。 电容器和电感器位于变压器的任一侧、因此不建议这样做。
2. C34和 C35以及 U20环路(次级侧)也需要最小化。
3. IC 周围的元件(如 R49和 R51)不靠近 Vs 引脚、这可能容易产生噪音。
4.单点接地不清晰。 我认为、功率级元件的位置需要做出很多改变。 请遵循数据表中提到的建议布局指南、然后我们可以进行最终审查。
此致、
Harish
再次向 Harish 问好、
感谢您的建议。 我们重新设计 PCB。 您能看一下这个设计吗? 我们会尽力满足您的要求。
e2e.ti.com/.../ADE9000-Guc-Kart_3101_i-UCC-Ayari-_2D00_-Guc-_2D00_-CADCAM.ZIP
Harish、您好!
它可以在我的 PC 上打开。 我尝试重新上传。 我希望它将开放。 谢谢。
Harish、您好!
正如您在数据表中所说的、我稍微更改了一下设计并进行了尝试。 在这方面、我想再问一次、然后再把它送到试制版。 正如他所说、我使 VS 引脚完全更接近。 我按照数据表中的说明将 IPK 电阻器靠近了。 我还让 C29尽可能靠近。 您是否有任何其他具有一般印象的建议? 感谢您目前为止提供的各项回答。
e2e.ti.com/.../8468.ADE9000-Guc-Kart_3101_i-UCC-Ayari-_2D00_-Guc-_2D00_-CADCAM.ZIP
Harish、您好!
我不明白是什么原因,但我重新上传 geber。
e2e.ti.com/.../1832.ADE9000-Guc-Kart_3101_i-UCC-Ayari-_2D00_-Guc-_2D00_-CADCAM.ZIP
Harish、您好!
我在几台计算机上尝试过它、它实际上打开了、但我无法解决它。 反正我又要发送它了。
e2e.ti.com/.../TI_2D00_-Power-Check-_2D00_-CADCAM.ZIP
除了这一点,我扔了一张照片相关的地方。
我还根据产品说明书中的布局对设计进行了规划、如您所述。 我之所以不这么做、只是考虑覆铜区、是因为我实际上必须组合次级 GND 与初级 GND 来测量我使用的集成。 因此、我怀疑这可能会有不同的效果。
谢谢你。