请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：TPS51285B 主题中讨论的其他器件：TPS51285A、、、 CSD17302Q5A
工具与软件：
嗨、团队：
客户希望其开关死区时间可以大于10ns 规格、
我知道这个问题也和 MOS Qg 有关、不过是固定了。
我们可以对原理图中的缓冲器值执行任何权变措施吗？
上方原理图：
工具与软件：
嗨、团队：
客户希望其开关死区时间可以大于10ns 规格、
我知道这个问题也和 MOS Qg 有关、不过是固定了。
我们可以对原理图中的缓冲器值执行任何权变措施吗？
上方原理图：
尊敬的 Peter：
他们已经检查了它,没有奇怪的成立。
这是 P2P RT6575的死区时间,它看起来比我们更宽与相同的 MOS
尊敬的 Peter：
他们 在其他电路板上尝试了许多 TPS51285 IC、但看到的波形相似、因此这不是单个情况。 请检查下面的布局。
e2e.ti.com/.../242002_2D00_SC.0627WPH2213.7z
它们设法 在 LGATE 处插入1欧姆电阻器、但仍然无法通过 Lenovo 规格(8.2ns < 10ns)
此外、它们已将 HSMOS Qg 从13.5nC 更改为11.5nC、也会失败(7.4ns < 10ns)
客户提出的两个问题此时非常紧迫、如果布局考虑正常。
1.您为我们的控制器 HS MOS 建议什么 Qg 值?
您是否有建议的可以使死区时间满足规范的 TI MOSFET？
尊敬的 Peter：
这是非常详细的,我喜欢它,谢谢。
我向他们介绍了自适应死区时间控制的美妙之处、
但现在他们尝试找到它并与数据表规格相匹配。
他们发现 SW 之间的死区时间接近0V 、而 LSGATE 的上升小于数据表中的死区时间、
但这是证明这一点的正确方法吗？
