[参考译文] TPS51285B：死区时间

Fred Cheng 

是的、Richtech RT6575的死区时间比 TPS51285B 更长。  这种更长的死区时间会导致体二极管在每个开关周期中导通增加、MOSFET 功耗更高、并降低效率。

比较中非常奇怪的是、TPS51285B 和 RT6575的栅极驱动下降时间有显著差异、鉴于它们具有相同的驱动器强度、除非栅极驱动电阻不同、否则它们应该产生相同的下降时间。

Richtech 器件的波形显示12ns 下降时间。  我们对7.5nC MOSFET 的期望是通过1.9Ω 电阻和 MOSFET 栅极电阻1 -2Ω 从5V 放电。  除非串联电阻、焊点出现问题或器件损坏、否则在14ns 平坦区域下、我们不会期望 MOSFET 下降时间为37ns。

我建议对 UGATE 引脚、MOSFET 栅极引脚进行回流焊、并将 PR4505和 PR4508替换为0Ω 电阻器、以确保这些路径不会出现问题。  如果 TPS51285B 仍然显示 UGATE 下降时间37ns、请更换 TPS51285B、因为它可能已损坏。

Unknown 说：

他们设法 在 LGATE 处插入1欧姆电阻器、但仍然无法符合 Lenovo 规范(8.2ns < 10ns)

Lenovo 为什么具有最小10ns 的死区时间规格？  这是一个任意且相当大的最小死区时间规格、会对其效率产生负面影响。

Unknown 说：

1. 您为我们的控制器 HS MOS 建议什么 Qg 值？

如您所述、较高的栅极电荷会导致 HS 关断速度变慢、从而缩短死区时间。

对于相同5mm x 6mm 8引脚热增强型封装的替代 TI MOSFET、我建议尝试 https://www.ti.com/product/CSD17302Q5A 

它对5V 栅极驱动具有更低的 Rdson (从9 m Ω 到12 m Ω)、并且总栅极电荷(5.4nC 到8nC)要低得多  

Unknown 说：

如果布局认为没问题。

布局看起来不错、但在一些地方还可以改进：

如前所述、当并联运行两个 MOSFET 时、通常最好在每个栅极驱动中使用一个单独的串联电阻、以允许 MOSFET 在开关转换期间具有不同的阈值电压。  这有助于平衡 MOSFET 之间的开关损耗和热性能。

布置 SW 连接、即尽可能多的栅极驱动路径的栅极驱动布线正下方高侧栅极驱动的回路、将更大限度地减少环路面积和电感、从而尽可能提供出色的导通和关断。

Fred Cheng 

TPS51285B 使用自适应死区时间控制、其中在下降沿检测驱动器上的输出电压、 在开启互补驱动器之前开始12ns 或20ns 死区时间(在数据表中指定)。  确切的死区时间取决于检测后的 MOSFET 下降时间和互补的 MOSFET 上升时间。

由于驱动器在大约2V 的电压下检测到 UGATE 的关断、因此其是从2V 到0V 的栅极电荷、以及 LGATE 上升时间、而不是定义死区时间的总栅极电荷。

UGATE 下拉强度以1.9Ω 形式给出。  从2V 到0V、平均放电电流为0.5A、但目标规格为10ns 时、仅2ns 即可以0.5A 对 Vgs 进行放电。

LGATE 导通时间将增加一个约3ns 的短暂额外延迟、留下约5ns 或2.5nC @ 2V 的延迟、以便在死区时间小于10ns 之前关断高侧 MOSFET。  - CSD17302Q5A 在2ns 时具有1.5nC 的栅极电荷。

真正的问题是、Lenovo 的任意10ns 最小死区时间规格非常接近 TPS51285B 的标称12ns 死区时间规格。  如果有任何方法可以与 Lenovo 讨论10ns 规格、并说服他们为使用自适应栅极延迟死区时间控制(例如 TPS51285B)的控制器降低该规格、这将是更好的选择。

Fred Cheng 

数据表中的12ns 是在栅极驱动器无容性负载的情况下测得的、因此没有斜坡需要应对。

它也不是从 SW 到 GND 测量、而是从 UGATE 到 LL (高侧 FET 的栅源电压)测量高侧栅极  

如果测量开关节点在正负载下为负的时间段、可以很好地衡量实际反跨导时间。  对于内部 MOSFET 产品、我们通常会在5ns 至8ns 的时间内将该节点的栅极驱动调整为小于0.3V、以确保在最大限度提高效率的同时没有跨导。