• 状态 Resolved
  • 已锁定 已锁定
  • 个回复 5 个回复
  • 名订阅用户 0 名订阅用户
  • 次查看 12 次查看
  • 用户 0 名在线用户
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TPS25926：EN/UVLO 管脚电平要求咨询 Ω

admin
Guru**** 1827310 points
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/1432745/tps25926-en-uvlo

器件型号：TPS25926

工具与软件：

1、看手册要求EN μ A/UVLO 是有最高7V的电平要求

2 μ、但是看设置欠压保护的描述、貌似也可以超过7V、只要电流保证即可、下面的参考设计就是R1设置成1M即可？A

3、这个管脚的设置以哪个要求进行参考设计呢？如果以电流要求、电流最高要求多少呢、我们目前设计成下面的状况、发现也是OK的、帮忙看看这样设计是否存在风险

  • 0
    TI__Guru**** 1827310 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Dang Jinfa：

    [报价 userid="574298" url="~/support/power-management-group/power-management/f/power-management-forum/1432745/tps25926-en-uvlo "]

    1、看手册要求EN μ A/UVLO 是有最高7V的电平要求

    [报价]

    是的、 该引脚的电压不应高于7V。

    2、但是看设置欠压保护的描述、貌似也可以超过7V、只要电流保证即可、下面的参考设计就是R1设置成1M即可？

    这里我们还有下拉电阻器、因此引脚上的电压不会超过7V。

    3、这个管脚的设置以哪个要求进行参考设计呢？如果以电流要求、电流最高要求多少呢、我们目前设计成下面的状况、发现也是OK的、帮忙看看这样设计是否存在风险

    当 FET 关断时、这存在一些风险、EN 引脚将达到12V、超出最大限值。 您是否能够在 VIN 和 GND 之间使用电阻梯向 EN 引脚提供必要的电压。 您还可以连接 FET 以进行有源下拉。

    此致、
    Arush

  • 0
    TI__Guru**** 1827310 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    2 μ、但是看设置欠压保护的描述、貌似也可以超过7V、只要电流保证即可、下面的参考设计就是R1设置成1M即可？A
    这里我们还有下拉电阻器、因此引脚上的电压不会交叉
    --- 你是说内部有下来电阻么、内部下拉电阻式多大的？我看参考设计式上拉1M欧姆（R1）、下拉电阻式断开的(R2)？
    您是说有一个内部下拉电阻器吗？ 内部下拉电阻器的阻值是多少？ 我看到该参考设计的上拉电阻器为1M 欧姆(R1)、下拉电阻器处于开路状态(R2)？
  • 0
    TI__Guru**** 1827310 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Dang：

    否、我们器件中没有内部下拉电阻。 我看到在 EVM 中下拉为 DNP。 我不确定 EVM 中采用 DNP 的原因、但该下拉电阻对于高电压测试来说是必需的。 在 EVM 中、我们有用于下拉电阻的占位符、因此您可以根据所需电压轨连接所需的电阻梯。

    此致、
    Arush

  • 0
    TI__Guru**** 1827310 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    是的、EVM 上的下拉电阻为 DNP。 当输入为12V 但使用1M 欧姆的上拉电阻器和下拉电阻器 DNP (请勿放置)时、我测试了该引脚的电压、它大约为6V。 我不太明白为什么使用1M Ω 的上拉电阻和 下拉 DNP 时、引脚 逻辑电平不是12V 而是6V？

  • 0
    TI__Guru**** 1827310 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Dang：

    我不确定为什么会在 EVM 上发生这种情况。 但至少在您的设计中、请使用下拉电阻、以避免出现绝对最大值违规。

    此致、
    Arush