[参考译文] UCC256404：UCC256404和 UCC28019的浪涌抗扰度问题

尊敬的 Supardi：

满足浪涌要求是一项系统级要求、 不一定与控制器有关。

不过、您会应用哪种类型的浪涌？ 您是否具有额定电压、串联阻抗值？ 是共模还是差模浪涌？ 基于此、您可能需要采取不同的补救措施。

若要调试：

测量在浪涌期间损坏的 FET 的大容量电压(VDS)(使用高压差分或隔离探头)、并在示波器上观察这些电压、以了解它们是由于 D-S 电压击穿还是其他原因而发生故障。 基于此、您可以尝试不同的解决方案。

• 则可以尝试添加 GDT。
• 相位之间具有更强的 MOV 功能。
• 尝试 在相线和中性线之间使用额定电压均为一半的电压、并将中间节点连接到 PE、如下所示。

• 在 PCB 底层的 CMC 下、铜暴露(无阻焊层)的情况下、在线路和中性路径中添加火花隙、使 CMC 电感 在浪涌期间被旁路(至少在某种程度上)。

• 添加具有火花隙的第二级共模扼流圈。 (如果可能、请暂时将其添加到 L502、L503的封装中以进行调试)。  
• 确保 在高浪涌电压传播时保持适当的间隙(L、N、PE 到 LV)、这样 LV 电路就 不会受到影响。

祝你一切顺利！

此致
Hemanth

尊敬的 Supardi：

感谢您的参与。

请按照上述步骤调试和改进性能。

即使对于串联差分电感器、如果测得的电感器两端的电压很高、也会增加其两端的火花隙(或 LV GDT)。 因此、电感器两端的电压被钳制/限制为特定值。

此致
Hemanth

Supardi,

EVM 具有二极管整流器。 您正在测试的电路板似乎使用具有控制器的同步整流器。 请通过观察初级栅极驱动信号、SR FET 的 VDS 和 SR FET 的 VGS 来回顾 SR 控制器的运行情况。

此致
Hemanth

您好、Supardi、

需要仔细考虑 UCC24624的设计、以确保为您的设计提供合适的元件。 例如、UCC24624数据表的第22页显示了 SR MOSFET 选择公式。

您选择的 SR MOSFET 是 IPP220N25NFD。 根据数据表、Rds、on 为22mΩ。 将此值插入到公式中、只会得到 Iout、max ~1.43A . 虽然您未指定系统参数、但在850W 时、我假设您的 Iout、max 高得多、因此您将具有非常高的导通损耗。  

我们提供了 UCC24624数据表和大量应用手册、可帮助您进行设计并选择合适的元件：

• "使用双通道 SR 控制器 UCC24624的设计注意事项"： https://www.ti.com/lit/an/sluaa52/sluaa52.pdf
• "使用 UCC24624的 LLC 谐振转换器的次级整流器电路配置"： https://www.ti.com/lit/an/sluaah1/sluaah1.pdf 
• "提高 LLC 转换器的 ZVS 和效率"： https://www.ti.com/lit/an/slua923/slua923.pdf 

根据波形、看起来不像是您为设计优化了关断或导通时间。 无论如何、该问题与最初的浪涌抗扰度问题没有关系。 请遵循 Hemanth 就浪涌抗扰度提出的建议。 浪涌抗扰度与 TI 控制器本身无关、因此您可能会在其他地方找到更好的浪涌抗扰度资源。

请提交新问题、以获得有关 UCC24624的帮助。 由于节假日、我们的回复可能会延迟至1月、敬请期待。

此致、

Jonathan Wong