[参考译文] TPS7A20：当 VEN = 0时、输出电压不为0V 的现象

您好！

我正在努力寻找解决这一问题的方法。 我意识到这是您最近观察到的第二个此类问题、两个问题都有不同的器件。

您能否告诉我、这些电路/测试方法中有哪些共性可能导致了这些问题？ 同时、我将根据您发送的信息进行调试。

是的、是这样。 我正在使用 TPS7A26和 TPS7A20、但我遇到过当 VEN=Low 时出现意外输出电压的问题。
常见的因素是输出电压连接到 ADI 设备 AD5560。
为了调试问题是否由 ADI AD5560引起、我们尝试将 TPS7A20的输出与 ADI AD5560输入电压断开并检查、但电路板仍然短路、因此不清楚是哪个器件导致了故障。
在本项目中、我们已经生产了20个电路板、每个电路板使用2个 TPS7A20和2个 TPS7A26 (总共40个 TPS7A20和40个 TPS7A26)。 所有80个器件都遇到了相同的问题。
如果器件损坏、EN 控制不应正常工作、或者 EN 状态下应出现意外的输出电压。 然而、EN 控制和输出电压工作正常(除了当 EN=Low 时、0V 不出现这一事实)。
我们需要生产更多电路板、但目前已因该问题停止生产。 我们需要尽快作出反应。

感谢您的理解。

您能否 在原理图中说明 AD5560如何连接到 TPS7A26和 TPS7A20以及这些器件的布局？ 我要检查 EN 节点是否存在任何电压耦合。

附件为 AD5560的原理图。

一个100nF 去耦电容器连接在 TPS7A20的 AD5560输入前面。

一个10uF (1ea)和100nF (3eA)去耦合电容器被连接在 TPS7A26的 AD5560输入的前面。

每个器件连接两个 AD5560器件(TPS7A20、TPS7A26)。

此外、为了验证 AD5560上连接的开漏上拉电阻是否导致了问题、我们将其全部移除、但 TPS7A20上 VEN=Low 时的电压保持在1.55V。

如果您需要其他信息、请告诉我。

您好！

该器件具有智能使能 电路、可降低静态电流。 当使能引脚上的电压驱动至高于 VEN (HI)(如电气特性表中所列)时、该器件将被启用、并且智能使能内部下拉电阻(REN (PULLDOWN))断开连接。 当使能引脚悬空时、REN (PULLDOWN)连接并将使能引脚拉低以禁用器件。  

我建议此调试的步骤如下：

1. 请执行 ABA 交换以查看问题是否仍然存在
2. 禁用器件时、请探测 EN 并确认它处于低电平状态。
3. AD5560不是 TI 器件、因此我无法判断它生成的 EN 信号在 TPS7A20禁用期间是否为高阻抗。 请确认"DPS_2V5_run"是什么并对其进行探测。

我们可以在收到上述信息后建议后续步骤。

1.我已经进行了 ABA 交换,问题仍然是一样的。

2.我首先捕捉并上传了示波器屏幕,其中显示的是 VEN 的波形。 低电平状态是确定的。

3.我不是在寻求关于 AD5560的建议;您问了 TPS7A20和 TPS7A26的连接部件,所以我提供了这些信息。 我使用的是 TPS7A 系列、唯一的连接是 AD5560。 如果不需要、我会出于安全原因删除响应。 "DPS_2V5_run"信号用于通过 CPLD 控制 TPS7A20、因此 H 和 L 控制没有问题。 通过控制 VEN、高电平时输出2.5V、当"VEN 处于低电平时输出1.55V。"

这一点已在1、2和3中得到确认。 下一步是什么？

出于公司安全原因、我无法共享板级配置文件。 但是、我将捕获并共享连接到 TPS7A2025的所有器件。 在下图说明中、TPS7A2025的输出网络以红色标记、并确认分支到去耦、上拉、多路复用器输入和测试点。 我将分享泄漏点检查的结果。

1. 去耦-几乎没有泄漏路径的可能性。

2. 上拉-即使移除所有上拉并执行 ABA 交换、也会发生相同的现象。

3. 多路复用器输入-打开状态、因为它不使用具有32个通道的多路复用器测量 TPS7A2025的电压。

4. 测试点- DVM 测量的开放点。

请参阅上述器件验证过程中的此快照。 测量中所见的毛刺在这里不存在。  

看起来会发生这样的情况：电路中的输出会被反馈、一旦输入电压达到 UVLO 电平或至少足以开启有源下拉电阻、输出就会被下拉电阻放电

首先、我将解释一下我对 TPS7A20的理解。 请指出此说明中的任何错误。

• 当输入电压低于 VUVLO (1.17~1.59)时、TPS7A20会关闭 MOSFET 输出。

• 当 VEN 为低电平或输入电压低于 VUVLO 时、TPS7A20的有源放电被启用。

因此、在电流电路通电的情况下、由于 VEN 始终为低电平、因此会启用有源放电。

关于该状态下意外电压输出问题的原因、我存在两个假设：

1. 假设 MOSFET 关闭时、通过输出引脚处的放电电阻发生反馈(10.3 mA = 1.55V/MOSFET 150Ω)是正确的吗？

2. 我怀疑意外输出(1.55V)是由 VUVLO 电压和 VOUT 之间的短路引起的。 能否请您查看是否存在这种可能性？

1.我在输出引脚上没有看到该放电电阻。 您能为我确定一下吗？ 如果存在、是、这将是非常可能的回送路径。

2.VUVLO 是输出下降时的输入电压。  VUVLO 电压和 VOUT 之间的短路意味着输入到输出短路。 尽管如此、我将询问系统团队这是否会导致此器件出现类似故障。

1. TPS7A26具有一个内部放电电阻器(150欧姆)。 数据表中提到了这一点。

2. 我认为 VUVLO 的电压与 VIN 不同、而是一个将 VIN 与 VUVLO 电压进行比较并施加锁定的电路。 因此、它的电压似乎与 VIN 不同。 能否请您确认我的理解是否正确？

假定标记为 UVLO 的区块包含一个比较器、用于将输入电压与 UVLO 的基准电压进行比较。 还假定比较 VUVLO 和 VIN、并且结果(H/L)被发送到内部控制器以确定输出 MOSFET 的开/关状态。

由于在 VOUT (1.55V)输出与 UVLO 基准电压(VUVLO)相同的电压、因此我提出了此问题2。

我的问题是 VUVLO 和输出之间是否可能存在短路。 除了向输出引脚反馈电流之外、我需要明确的答案来确定此问题的另一个原因。

首先、感谢您花时间回答我在这么长时间内提出的问题。

为了解决该问题、我假设意外行为是由通过 OUT 引脚和放电电阻器反馈导致的。 作为解决方案、我计划使用不带放电电阻器的产品来避免此类问题。

遗憾的是、由于公司的安全法规、无法将董事会带到公司外部、因此在实验室进行分析是不可行的。

再次感谢您的支持。