[参考译文] AM625：DDR4 信号偏斜

尊敬的 Koichiro：

您是指我们 EVM 的信号偏移吗？  我认为我们没有记录这些数据

此致、

James

您好、James：

您是指我们 EVM 的信号偏斜吗？  [/报价]

编号 客户询问器件焊盘上的信号时序差异。

谢谢。此致、
田代浩一郎

对不起,我不明白你在问什么。  也许他们正在寻找封装延迟？  请参阅 DDR 布局指南： https://www.ti.com/lit/pdf/sprad06 的第 5 节

此致、

James

您好、James：

客户想要了解的是以下参数。
a) CMD/ADD/CTRL 信号相对于 CLK 信号的延迟（最小值/最大值）
b) DQS 信号延迟（最小值/最大值）与 CLK 信号间的关系
c) DQ 信号延迟（最小值/最大值）与 DQS 信号之间的关系

问题的背景是：
客户认为总延迟包括（PCB 延迟）+（封装延迟）+（上述参数 a/b/c）

谢谢。此致、
田代浩一郎