[参考译文] TDA4VEN-Q1：关于 MAIN_UART0 引脚与 TDA4VEN 中 UART 实例之间的对应关系

尊敬的 Furuna：

我已通知相应的硬件专家对该问题进行了调查。

提前感谢您的耐心。

此致

Gokul Praveen

尊敬的 Furuna：

回答您的直接问题：是的、信号名称是直接的 1：1 映射。 TDA4VEN 数据表的表 5-72 中列出的 UART0_TXD（焊球 F20）、UART0_RXD（焊球 F19）、UART0_CTSn（焊球 E22）和 UART0_RTSn（焊球 B21）明确对应于主域中的 UART0 外设实例 — 基址 0x0002800000。 引脚名称和 UART 实例编号之间没有内部重映射或别名。

您的 dmesg 解释也是正确的：MMIO 0x2800000 处的 ttyS2 是主 UART0。 这在 J722S 和 TDA4VEN-Q1 之间是一致的、因为它们共享相同的存储器映射和 UART IP（都由 TDA4VEN TRM 涵盖）。

因此、引脚到实例映射似乎不是问题的原因。 由于 UniFlash UART 刷写在 J722S EVM 上可以运行、但不在您的定制 TDA4VEN-Q1 电路板上、因此我建议使用以下检查清单：

1.引导模式引脚配置
TDA4VEN TRM 的表 5-1 确认 ROM 代码使用 UART0 以及 XMODEM 协议来实现 UART 引导模式。 但是、只有在上电前正确设置引导模式引脚时、才会激活 UART 引导。

对于 UART 作为主引导模式、TDA4VEN TRM 第 5.3 节所需的引导模式引脚值为：
- BOOTMODE[2：0]= 011（根据表 5-3 选择 25MHz PLL 参考时钟 — 确认其与电路板的振荡器匹配）
- BOOTMODE[6：3]= 0111（根据表 5-4 选择 UART 作为主引导外设）

此外、TDA4VEN TRM 的第 5.3.1 节规定、所有引导模式引脚（包括保留的引脚）都必须通过连接到 VDDSHV3 或接地的电阻上拉至高电平或低电平。 它们不得保持悬空。 如果定制电路板上任何保留的引导模式引脚悬空、则引导行为未定义。

请对照 EVM 原理图验证电路板上的这些引脚状态。

2. TX/RX 交叉
确认 SoC 上的 UART0_TXD (F20) 连接到主机侧 UART 适配器的 RXD、而 UART0_RXD (F19) 连接到适配器的 TXD。

3、信号完整性
TDA4VEN 数据表的表 6-129 列出了 UART 时序条件：RXD 上的输入压摆率必须为 0.5 5 V/ns、TXD 上的输出负载电容不得超过 30 pF。 应该对照 PCB 布线和信号路径中的任何缓冲器进行检查。

您能否在定制电路板和 UniFlash 连接日志上共享您的引导模式引脚配置或显示的任何错误消息？

此致、

Jeff

尊敬的 Jeff：

感谢您的详细说明。

关于引导模式引脚、我们已参考 TRM 确认没有问题。

2.我们还确认了实际设备上的 TX/RX 交叉。

3.关于 SI、我们将从现在开始检查压摆率是否不是问题。

此致、

尊敬的 Furuna：

感谢您的更新。 在检查压摆率时、还需要研究定制电路板上并联的其他几个方面。

1.确认 UART 引导模式实际处于活动状态--'C' ping 测试
TDA4VEN TRM 的第 5.4.7 节介绍了一个简单的诊断：一旦 ROM 进入 UART 引导模式、它就会立即开始以 115200 波特 8-n-1 的 ping 命令形式发送 ASCII “C"字符“字符、并继续发送 120 秒、然后中止到备份引导（如果配置了备份引导）。 将终端以 115200 波特 8-n-1 的方式连接到 UART0、并观察输出。

如果您看到干净的“C"字符“字符：UART 引导模式已确认处于活动状态、TXD 路径正在物理工作、IO 电压在该方向上兼容、波特率正确。

如果看不到任何内容或字符乱码：这表示 ROM 未进入 UART 引导模式（检查引导模式配置和备用引导源）、或者 TXD 路径上存在物理层问题 — 例如 IO 电压不匹配、电平转换器阻止或导致信号失真、或者振荡器频率不匹配导致的波特率错误。

2.保留的引导模式引脚
由于您确认引导模式正确、因此我想确保检查了所有引脚的情况、而不仅仅是功能引脚的情况。 TDA4VEN TRM 的第 5.3.1 节明确指出、保留的引导模式引脚也必须通过电阻拉高或拉低、它们不得悬空。 如果定制电路板上任何保留的引导模式引脚悬空、则无论功能引脚值如何、引导行为都是未定义的。

此致、

Jeff