请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号： DRA821U
任何人都可以帮助阐明 SPICLKREF 和 MCSPI 总线支持的最大 CLK 频率吗？
在第 12.1.5.4.3.8 节中、SPICLKREF 似乎在 50MHz 上运行。 如果分频器设置为 1、则 SPI CLK 将在 50MHz 处运行。
但是、根据数据表的第 7.9.5.15.1 节、SPI CLK 的最短周期时间为 20.8ns (48MHz)、而不是 20ns (50MHz)。 此外,对于计算 SM8 和 SM9 的 A 的两个方程,它们在 P 上是分开的 denpending ,并似乎假设当 P=20.8ns 时,将没有 Fratio ?
我们应该依赖哪一份文件？
