Other Parts Discussed in Thread: DRA829J
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号： DRA829J
尊敬的 TI-Team：
我们计划使用 DRA829J 的 OSPI0 和 OSPI1 接口分别与 NOR 闪存和 MRAM 通信：
- 对于 NOR 闪存、我们使用带抽头的 50MHz、QSPI SDR 模式。
- 对于 MRAM、我们仅限于使用带抽头的 40MHz、QSPI SDR 模式。
为了支持此组合、我们计划为 MCU_PLL1_HSDIV4 的两个外设提供时钟并将其设置为 400MHz。 这样、使用值为 8 和 10 的 OSPI_CONFIG_REG[MSTR_BAUD_DIV_FLD]、我们计划达到所需的频率。
您能否帮助回答以下问题：
- 使用 OSPI0_RCLK = 400MHz 时、您是否看到任何问题？
到目前为止,我们尝试了 200MHz 在 maimum,但我看到在 TRM 中的几句话告诉 400MHz。 - 您是否看到上述配置（包括内部分频值）适用于使用 TAP 的 QSPI SDR 模式？
据我所知、Tap 的内部分裂至少应为 4 个、但如果有明确的限制、则是未知的。
谢谢。
Dmitry
