[参考译文] J784S4XEVM：TDA4VH CSI-2 高速 (RAW8) RX 问题和校正问题

admin

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/1640891/j784s4xevm-tda4vh-csi-2-high-speed-raw8-rx-issue-and-deskew-question

器件型号： J784S4XEVM
Thread 中讨论的其他器件： TDA4VH

尊敬的团队：

我们正在使用 TDA4VH 开发电路板、测试平台是 J784S4 EVM。
目前、我们正在研究 CSI 功能、但有两个问题。

系统配置

外部 FPGA CSI TX→TDA4VH CSI RX（3 端口）
TDA4VH CSI TX（1 端口）→FPGA RX
CSI 协议： RAW8

在 J784S4 EVM 上、我们通过直接连接以下各项进行了测试：

RX 实例 2 和 TX 实例 1 通过电缆
和 EMI 滤 csitx_transmit_test 波器

测试用例 1 (RAW12)

具有以下配置：

CsiDataType：FVID2_CSI2_DF_RAW12
宽度： 1920
高度： 1080
BPP： 2.

APP_TX_IMAGE_STORAGE_FORMAT：VID2_CCSF_BITS12_UNPACKED16
数据格式： VID2_DF_BGRX32_8888

TX/RX 成功完成
已验证数据完整性
根据通道速度变化测量的带宽

CSI RX	CSI TX	平均时间（秒）	BPS
CSIRX_LANE_BANE_BAND_SPEED_2250_TO_250010Mbps	CSITX_LANE_Band_SPEED_2200_TO_250010Mbps	4.15175.	5,993,424,460
CSIRX_LANE_Band_SPEED_2000_TO_22505Mbps	CSITX_LANE_Band_SPEED_2000_TO_2200_Mbps	4.01075	6,204,126,410
CSIRX_LANE_Band_SPEED_1750_TO_2000_MMbps	CSITX_LANE_Band_SPEED_1800_TO_20001Mbps	4.15675	5,986,215,192
CSIRX_LANE_Band_SPEED_1500_TO_1750_MMbps	CSITX_LANE_Band_SPEED_1600_TO_18005Mbps	3.6055	6,901,456,109.
CSIRX_LANE_Band_SPEED_1350_TO_1500_MMbps	CSITX_LANE_Band_SPEED_1400_to_1600_Mbps	3.8295.	6,497,767,333.
CSIRX_LANE_Band_SPEED_1200_TO_1350Mbps	CSITX_LANE_Band_SPEED_1200_TO_140010Mbps	4.52775	5,495,709,790
CSIRX_LANE_Band_SPEED_1040_TO_120010Mbps	CSITX_LANE_Band_SPEED_1000_TO_120010Mbps	4.92825	5,049,094,506.
CSIRX_LANE_Band_SPEED_720_TO_800_MMbps	CSITX_LANE_Band_SPEED_770_TO_8705Mbps	7.62125	3,264,976,218
CSIRX_LANE_Band_SPEED_400_TO_480Mbps	CSITX_LANE_Band_SPEED_390_TO_450_MMbps	15.731.	1,581,793,910

问题 1：校直（高速支持）

根据 TRM、高速运行需要 偏斜校正。

启用或配置校直的正确方法是什么？
是否有任何方法可以验证校直是否处于活动状态？
校正是由硬件自动处理的吗？

我们还与 FPGA 团队进行了核实、他们确认了 自己支持校直、但我们在 TDA4 方面找不到明确的指导。

测试用例 2 (RAW8)

为了支持 RAW8、我们使用了以下配置：

CsiDataType：  FVID2_CSI2_DF_RAW8
宽度： 1920
高度： 1080
BPP： 1.

APP_TX_image_storage_format： FVID2_CCSF_BITS8_packed
数据格式：                  VID2_DF_RAW08

TX/RX 成功完成
数据比较确认正确

但是、配置 高通道速度时、RX 无法接收数据。

仅当车道速度降低时、接收才起作用、如下所示：

TX：CSITX_LANE_Band_SPEED_1200_TO_14005Mbps
RX：CSIRX_LANE_Band_SPEED_1200_TO_1350Mbps

问题 2：高速接收问题

使用 RAW8 时、为什么 RX 在较高的通道速度下失败？
实现稳定高速运行的正确配置是什么？

来自 FPGA 的传入数据速率约为 7Gbps、因此我们预计 每个通道的通道速度应约为~2Gbps。

如有任何指导或建议、将不胜感激。

谢谢你

3 个月前

0 admin 3 个月前

TI__Guru**** 2905440 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、

[引述 userid=“682372“ url=“~/support/processors-group/processors/f/processors-forum/1640891/j784s4xevm-tda4vh-csi-2-high-speed-raw8-rx-issue-and-deskew-question

启用或配置校直的正确方法是什么？
是否有任何方法可以验证校直是否处于活动状态？
校正是由硬件自动处理的吗？

[/报价]

抱歉、这些问题是从 RX 角度、还是从 TX 角度看的？ TX 需要启用校正、RX 需要接收校正并相应地进行调优。对于 RX、硬件……

[引述 userid=“682372“ url=“~/support/processors-group/processors/f/processors-forum/1640891/j784s4xevm-tda4vh-csi-2-high-speed-raw8-rx-issue-and-deskew-question

使用 RAW8 时、为什么 RX 在较高的通道速度下失败？
实现稳定高速运行的正确配置是什么？

[/报价]

如果这对于 RAW12 数据类型起作用、我看不到它不适用于 RAW8 数据的原因。这两者之间的唯一区别是每个像素的位数和标头中的数据标记。如果这两者正确、它甚至应该适用于 RAW8。

对于更高的速度、请确保从发送器启用校正校准序列。

此致、

Brijesh

0 admin 3 个月前

TI__Guru**** 2905440 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、Brijesh、

感谢您的答复和澄清。

在我们的当前测试设置中、TDA4 CSITX 和 TDA4 CSIRX 使用环回电缆直接连接。
因此、在该测试中、发送器也是 TDA4 CSITX。
在最终目标系统中、发送器将是外部 FPGA。

在 RX 侧、我可以找到去偏斜相关信息、例如：

uint32_t deSkewEntryCount；
/**<计数器、用于跟踪出现的去偏斜校准事件*/

因此、我知道 RX 侧可以检测或跟踪去偏斜校准事件。

但是、在 TX 侧、我找不到任何与去偏斜相关的配置。
您能告诉我们如何在 TDA4 CSITX 端启用校正校正序列吗？
我在 CSITX 示例或 DPHY 配置中找不到校正启用选项。

此外、我通过仅更改相关设置来使用 csitx_transmit_test 示例进行了测试、但仍然会出现相同的问题。
但是、在我们的定制电路板中、TDA4 将连接到外部 FPGA。
一旦定制板可用、我将再次使用 FPGA 作为发送器进行测试。

0 admin 3 个月前

TI__Guru**** 2905440 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 Hojung Bae：

是的、在查看驱动程序代码时、我无法通过任何配置来启用此校准序列的输出。我需要与团队核实如何从 CSITX 启用此输出。

但是、由于 RAW12 位输出可以工作、我假设即使对于 RAW8 输出、也应该启用它。您是否可以检查 CSIRX 是否正在检测此校准序列的 RAW12 输出？

此致、

Brijesh

0 admin 3 个月前

TI__Guru**** 2905440 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

我检查了 CSIRX 侧的 RAW12 输出用例（使用 csitx_transmit 示例代码）。 RAW12 帧接收本身正常工作、但 deSkewEntryCount 保持为 0。

因此、CSIRX 似乎没有检测到校正校正序列。您能否确认 deSkewEntryCount 是否是用于检查该检测的正确计数器？

从硬件的角度来看、使用 30cm 环回电缆是否会导致校直问题？

谢谢你。

0 admin 3 个月前

TI__Guru**** 2905440 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 Hojung：

要在 CSIRX 中检测到偏差校准、需要启用信息 IRQ（CSIRX_EVENT_GROUP_INFO、而 CSIRX_EVENT_TYPE_INFO_ALL 作为事件）。启用此功能后、您应该会看到此计数器正递增。

此致、

Brijesh

0 admin 3 个月前

TI__Guru**** 2905440 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

我注册了如下所示的事件、并确认调用 deSkewEntryCount 了回调函数并且该函数会增加。

当 RAW8 配置为 2Gbps 时、会调用回调函数、并且似乎发生去偏斜操作、但没有接收到数据。

在较低速度下、不会发生去偏斜事件、数据接收工作正常。

现在、我将检查电缆相关因素、并在定制电路板推出后重新测试、如果您能在收到团队关于 TX 偏斜配置的反馈后告诉我、我将不胜感激。

谢谢你。

CSITX_TX_APP：创建了 CSIRX DRV
CSIRX_EVENT_TYPE_INFO_deskew_entry
CSITX_TX_APP：创建了 CSITX DRV
CSITX_tx_app 第@ 598 行：src 开始！！

CSITX_TX_APP：FIFO 溢出计数：0
CSITX_TX_APP：杂散 UDMA 中断计数：0
CSITX_TX_APP: DeSkewEntryCount : 1.
CSITX_APP：[通道号：0]|帧队列计数：263 |帧去队列计数：263 |帧丢弃计数：0 |

0 admin 3 个月前

TI__Guru**** 2905440 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、

TX 是发送器、因此将执行输出偏斜校准。注册回调后、如果在 CSIRX 中同时检测到 RAW12 和 RAW8 数据类型的此序列、则会收到此回调。因此该问题与偏移校准无关。

此致、

Brijesh

0 admin 3 个月前

TI__Guru**** 2905440 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

由于节假日期间的延迟回复、我深表歉意。

感谢您的建议。我将关闭此问题。

处理器（参考译文帖）

处理器（参考译文帖）(Read Only)

[参考译文] J784S4XEVM：TDA4VH CSI-2 高速 (RAW8) RX 问题和校正问题

系统配置

测试用例 1 (RAW12)

问题 1：校直（高速支持）

测试用例 2 (RAW8)

问题 2：高速接收问题