[参考译文] TDA4VM：[TDA4VM] TDA4VM 的 PCIe 信号电平是多少？

admin

Other Parts Discussed in Thread: TDA4VM

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

器件型号：TDA4VM

您好！

我无法从数据表或 TRM 中找到相关信息

TDA4VM 的 PCIe 信令电平是多少？

例如：低电压正基准发射极耦合逻辑(LVPECL)、低电压差分信号(LVDS)、高速收发器逻辑(HSTL)和电流模式逻辑(CML)

Evan

0 admin 5 年多前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好 Evan、

我在任何文档中都找不到 hs 缓冲区类型。我的猜测(只有！) 正如我在以前的 TI SoC 和其他器件上看到的那样、它是 CML。

如 EVM 原理图所示、对于 PCIe、您只需要靠近 Tx 引脚的交流耦合串行电阻器。

此致、

STAN

0 admin 5 年多前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、Stan、

您是指 TX 引脚附近的交流耦合串行电容器。您能否帮助内部确认支持 CML 或 LVDS 或其他哪些...？

关于 PCIe_REFCLK、它支持 HCSL 还是 LVDS？我们是否需要从外部时钟源添加交流耦合串行电容？

此致、

Evan

0 admin 5 年多前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

Evan、

您是指 TX 引脚附近的交流耦合串行电容器。 [是]

您能否帮助内部确认支持 CML 或 LVDS 或其他哪些...？ [我认为这是不可能的。根据 TI 用户文档以及 TI 内部文档、只要知道数据通道接口与 PCIe 规范兼容并且只需要交流耦合即可。]

关于 PCIe_REFCLK、它支持 HCSL 还是 LVDS？ [PCIe 将 HCSL 用于100MHz 时钟驱动器]

我们是否需要从外部时钟源添加交流耦合串行电容？ [如果使用的时钟发生器与 EVM CDCI6214RGET 中的时钟发生器类似-否]

此致、

STAN

处理器（参考译文帖）(Read Only)