[参考译文] AM3351：DDR2 JEDEC 合规性问题

尊敬的 James：

感谢您指出这一点、我们将在发言时更新设计。 当我们有新电路板时、我将告诉您这是否解决了问题。

在鉴定期间、我还需要调整时钟以符合 JEDEC 标准。 为了符合要求、我在 p 和 n 信号中的 p 和 n 和10R 串联端接之间添加了一个100R 并联端接。 从测量结果来看、这已经通过、但数据表或参考设计中没有提到过、我添加的这一端接应该被添加。 您能就此发表评论吗？

我们发现、我们在差分 DQS 和 CK 上的实现为90um 布线宽度和210um 气隙、以获得100R 差分。 在查看数据表后、我们现在正在考虑将其更新为100-100um 的差异。 在本例中、我们还符合数据表2W 间距和阻抗。 您也能对此发表评论吗？

提前感谢您！

此致、

Francois

Francois、  

所有读取时序都是由 DDR 存储器而不是 AM335x 生成的信号。   最可能的时序失真是由 PCB 布局和端接阻抗问题引起的。  JEDEC 信号电平和要求在 DDR 存储器的引脚上定义。  将这些测量值靠近 CPU 将会产生误导性结果。  您应该在 DDR 引脚处或附近进行这些测量。

此外、请务必遵循数据表中有关层叠、放置、布线宽度等的所有指导。  分离接地平面或不相邻接地平面的布线等可能会导致阻抗不匹配、从而使信号失真。  这可能是您需要添加串联和/或并联端接的原因。  

此致、

James

James、

很抱歉、我之前的回答可能有点不清楚。

添加并联和串联端接的问题与上述测量值无关(从我的第一篇帖子中)、而是另一个问题。

我在其中添加端接的差分信号仅发送到 CK_p/n、我认为这只是 AM335x 侧的输出。 我们将在 DDR2器件侧测量该信号。 在 DDR2器件中、没有片上终端(我可以找到)、因此 DDR2器件的信号强。 添加了端接后、我能够获得符合 JEDEC 要求的信号。 我想知道这一点、因为 DDR2器件内部没有端接、Sitara 的数据表中是否应该说明这一点？

关于差分信号实现的另一个问题是、我们遇到了与数据表中所述要求有关的问题(我很想念负责绘制 PCB 的同事)。

我们的实现方案为90-210-90um、可获得100R 阻抗差分。 我们使用100um 来获得50R 的单端阻抗。 这违反了数据表的中心到中心(2W)要求。

如果我们确实希望遵循数据表、我们可以实现100-100um 等差速器、以满足中心到中心的要求。 借助我们的堆叠、我们可以满足50R 单端信号布线的阻抗要求。 但差分阻抗将低于100R、这违反了数据表中规定的2x Zo 要求。 您认为实施差异的最佳方式是什么？

此致、

François μ A

尊敬的 Francois：如果 CK 信号太强、您是否尝试从 AM335x 侧调整其驱动强度？  您的驱动强度设置是什么？  如果您具有 JTAG 访问权限、请运行下面的脚本并发回生成的文件：

git.ti.com/.../am335x-ddr-analysis.dss  

运行该文件的说明可在以下位置找到：  http://git.ti.com/sitara-dss-files/am335x-dss-files/blobs/master/README

至于您的差分阻抗、CK 和 CKn 是如何布线的？  理想情况下、它们应在外层布线、而不进行任何层转换。  这将使您能够更轻松地控制阻抗不匹配。  我相信、如果需要、您可以稍微加宽2W 的范围、以实现2倍 Zo。

此致、

James   

尊敬的 James：

我在板上运行了该脚本、并打印了以下输出： e2e.ti.com/.../am335x_2D00_ddr_2D00_analysis_5F00_2019_2D00_11_2D00_21_5F00_165540.txt

从这个输出中、我看到我们的时钟设置为：

－压摆最慢
-驱动强度8mA

那么、您是否建议减小时钟信号的驱动强度？ (DQSx 使用相同的设置、该信号接近1V - VSWING (max)参数、仅在不用于时钟的地方存在 ODT。) 如果时钟差分上没有我添加的并联和串联端接、VSWING (最大值)几乎为1.8V。

此外、为了了解您的信息、我们更新了电路板上指出的违规情况、并重新检查了电路板。 几周内、我将更新电路板以进行测试。

谢谢你。

此致、

François μ A

Francois、是的、您可以尝试降低时钟驱动强度并查看效果。  此外、我注意到您正在混合信号的压摆率并使其匹配。  我想我至少会匹配 addr/Clk 压摆率、然后匹配 data/DQS/DM 压摆率。   

此致、

James

尊敬的 James：

我们收到了电路板并更新了设置、因此我们要重新测量 DDR2。

当我使用 AM335x-DDR-analysis.dss 通过 JTAG 读取设置时、我们注意到、u-boot 和 Linux 之间存在不同的设置。 当我们引导至 u-boot 时、我们设置的设置是正确的、但当引导继续并加载 Linux 时、它会将 DDR2设置设置设置设置设置为不同的设置。

我不是软件工程师、希望这不是一个小问题、但 Linux 是否使用自己的 DDR2设置？ 或者、我是否会忽略 JTAG 脚本中的某些内容、因为寄存器被阻止读取？ 我确实从寄存器返回了很多0x00、但系统确实可以正常工作。

感谢您的支持！

此致、

François μ A

[引用 user="Francois Veger">当我使用 AM335x-DDR-analysis.dss 通过 JTAG 读取设置时、我们注意到的一件事是 u-boot 和 Linux 之间存在不同的设置。 当我们引导至 u-boot 时、我们设置的设置是正确的、但当引导继续并加载 Linux 时、它会将 DDR2设置设置设置设置设置为不同的设置。

这是意外的。  您能否按照 u-boot 和 Linux 期间观察到的那样压缩脚本的输出？  我想更准确地了解正在发生的变化、例如、它是几个隔离式寄存器、还是看起来完全重新配置了？

e2e.ti.com/.../JTAG_5F00_read.zip

在添加的 zip 2日志中存在。 首先、当我在 U-boot 阶段暂停引导时、我通过 JTAG 读取设置。 第二次读取是在整个引导序列之后进行的。

我检查了读取操作、但在引导 Linux 时、我似乎 JTAG 无法再读取设置。 也许 Linux 会阻止 JTAG 读取？  

在运行脚本之前从 Linux 控制台执行此命令：

devmem2 0x44e00414 w 0x12500002