• 状态 Resolved
  • 已锁定 已锁定
  • 个回复 35 个回复
  • 名订阅用户 0 名订阅用户
  • 次查看 135 次查看
  • 用户 0 名在线用户
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] Linux/AM5728：LJCB_CLK 输入交流规格

admin
Guru**** 1490375 points
Other Parts Discussed in Thread: AM5728, CDCM9102
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/578923/linux-am5728-ljcb_clk-input-ac-specifications

器件型号：AM5728
主题中讨论的其他器件： CDCM9102

工具/软件：Linux

尊敬的 TI 团队：
AM5728是否有 ljcb_clk (输入)交流规格？

LJCB_CLKP/AG15
LJCB_CLKN/AH15

我们正在检查交流规格。


我们是否应遵循以下规格？

  • 0
    TI__Guru**** 1490375 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好！

    从 AM572x TRM 修订版 H 状态中选择离子26.4.1.1

    集成器件的 PCIe PHY 符合以下标准：用于 PCI Express 第2代和 USB3.0架构的 PHY 接口(用于 USB3的管道)
  • 0
    TI__Guru**** 1490375 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好 、Biser、

    因此，输入交流/直流时序应遵循 PCI 技术指标修订版2.0的第2.1.3节？

  • 0
    TI__Guru**** 1490375 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    正确。
  • 0
    TI__Guru**** 1490375 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    你(们)好

    PCIe 参考时钟测试结果如下

  • 0
    TI__Guru**** 1490375 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好 、Biser、

    我们的测量报告无法满足 PCIe 规范。
    请给我一些建议。

    非常感谢。

    我的原理图：

    波形：

  • 0
    TI__Guru**** 1490375 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    将、

    您要测量的信号由 CDCM9102在原理图中生成。  CDCM9102输出是如何配置的？  CDCM9102支持 LVDS 和 LVPECL 输出模式。  数据表显示、LVPECL 符合严格的 HCSL 合规性、这要求每个输出都有一条直流接地路径。  这是因为 LVPECL 是电流模式驱动器。  LVDS 不需要电阻器接地、但电平可能不符合 HCSL。

    Tom

  • 0
    TI__Guru**** 1490375 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    将、

    AM572x DM 需要添加以下附加信息：

    正如此处所述、您需要正确配置时钟发生器以提供符合 HCSL 标准的高质量时钟。

    Tom

  • 0
    TI__Guru**** 1490375 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    已编辑上一帖子以更正该图。

  • 0
    TI__Guru**** 1490375 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好、Tom、
    您能否为我提供 LJCB_CLKP/N 引脚的直流电气特性？
  • 0
    TI__Guru**** 1490375 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    WTMEC_Will、

    PCIe CEM 规范的第2.1.3节提供了 REFCLK AC 规范。  PCIe 基本规范的第4.3.7节还提供了包括5GT/s 在内的 REFCLK 交流规格  这些是 PCIe 模块的 LJCB 时钟输入的相关交流规格。

    Tom

  • 0
    TI__Guru**** 1490375 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    WTMEC_Will、

    一位同事为这些规格提供了更明确的指导。  您应参阅：

    • 针对 REFCLK 直流和时序要求的 CEM 技术规格第2.1.3节

    • REFCLK 抖动要求基本规范的第4.3.7节

    Tom

     

  • 0
    TI__Guru**** 1490375 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    你(们)好，Tom

    请帮助确认是否参考了以下标准

    谢谢

  • 0
    TI__Guru**** 1490375 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Vijay、

    我之前的帖子就足够了。  引用的段中的表适用。

    Tom

  • 0
    TI__Guru**** 1490375 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Tom

    因此，根据您以前的规格，请帮助我确定以下测试结果是否通过？

  • 0
    TI__Guru**** 1490375 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    将、

    从上一篇文章中、您将显示连接在 LJCB 输入端(在端接处和串联电容器之后)上的示波器探头。  这是在哪里进行测量？  是否设置了直流耦合测量的范围？

    Tom

  • 0
    TI__Guru**** 1490375 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。


    将、

    此外、时钟驱动器的工作模式是什么？  当源时钟与 HCSL 兼容时、不建议串联电容器。

    Tom

  • 0
    TI__Guru**** 1490375 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    将、

    请提供示波器捕获、探针连接在电容器的另一侧。  还提供了具有通过/失败断言的测量表。

    Tom

  • 0
    TI__Guru**** 1490375 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    我们尚未测试电容器的前端、因为我们的测试单元将仅测试端子结果、该端子用于 CPU。

    我们没有任何意义的测试电容器前端、我们当前的 CLK gen 配置为 LVDS 模式。

    该标准是之前信息的第2.1.3部分

  • 0
    TI__Guru**** 1490375 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Vijay、

    HCSL 或 LVDS 合规性测试只能在电容器的驱动器侧完成。  时钟信号通过电容器后、直流电平将被移除。  因此、为了验证信号是否与合规性表相匹配、必须在电容器的驱动器侧进行测量。

    Tom

  • 0
    TI__Guru**** 1490375 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    Tom

    那么、我们的测试结果是失败的？
  • 0
    TI__Guru**** 1490375 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Vijay、

    不，这不是我说的。  在错误的点收集数据。  如果要验证时钟信号 是否符合 HCSL 标准或 LVDS 标准、则需要收集电容器的驱动器侧的数据。

    Tom

  • 0
    TI__Guru**** 1490375 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    你(们)好
    您是否有任何更新？
  • 0
    TI__Guru**** 1490375 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Vijay、

    您为何要求更新。  我提供了所需的信息。  由于您尝试与标准进行比较、因此必须对电容器驱动器侧的时钟进行采样。  必须执行此操作以检查合规性。

    Tom

  • 0
    TI__Guru**** 1490375 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    你(们)好

    测量电容器前端不合理、测试标准的一侧是 CPU 接收器、我们测量了电容器的前端、结果表明不符合 PCIe 规范、即 VCross 电压超出规范
  • 0
    TI__Guru**** 1490375 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好、Tom、


    感谢你的善意帮助。


    我们可以缩小客户的问题范围。


    正如 am57xx TRM 提到的、"RX 是接收 HCSL 或 LVDS 差分时钟的时钟切片器"。


    那么、为什么 EVM 在这里增加0.1uF 的容量呢？ 如果增加容量、直流电将被移除、则无法满足 AM57XX ljcb_clkp/n 引脚上的 PCIe 2.1.3规范。


    2、AM57XX 侧是否不需要直流(Vcross)？

    谢谢！

    BR、
    丹尼
  • 0
    TI__Guru**** 1490375 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    丹尼

     

    回答如下：

     

    Q：正如 AM57xx TRM 提到的、"RX 是接收 HCSL 或 LVDS 差分时钟的时钟切片器"。

    答：这条语句并不意味着直流耦合可用于 HCSL 或 LVDS。  这意味着、借助适当的电路、可使用 HCSL 和 LVDS 时钟源。

     

    问：1.  那么、为什么 EVM 在这里添加0.1uF 电容器呢？ 添加电容器时、直流电将被移除、因此它无法满足 AM57xx ljcb_clkp/n 引脚上的 PCIe 2.1.3规范。

    答：如数据手册摘录中所述、仅当使用 LVDS 时钟源时才需要串联电容器。  这样就消除了会超出 ljcb 引脚上单端电压限制的直流偏置电压。  如果使用符合 HCSL 标准的时钟、它可以与 ljcb 引脚进行直流耦合。  但是、使用 HCSL 时钟添加隔直电容不会产生负面影响。

    答： ljcb 引脚上不需要 HCSL 合规性或 LVDS 合规性。  在为 ljcb 引脚提供的时钟上需要 HCSL 合规性或 LVDS 合规性。

     

    问：2.  AM57XX 侧是否不需要直流(Vcross)？

    答：DC (Vcross)规范是 PCIe 规范章节中 HCSL 合规性要求的一部分。  在限定 HCSL 时钟源时必须满足此要求。  如果在使用 HCSL 时钟源时实现串联电容器、则无法在 ljcb 引脚上验证 HCSL 合规性。  必须在串联电容器的输入端验证 HCSL 合规性。

    A：ljcb 输入引脚不需要直流(Vcross)规格。  这些引脚上的信号可在 VSS 处进行平衡。

     

    Tom

     

  • 0
    TI__Guru**** 1490375 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    Tom

    那么、ljcb 输入引脚需要满足 LVDS 规范吗？
  • 0
    TI__Guru**** 1490375 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    你(们)好，Tom

    那么、ljcb 输入引脚需要满足 LVDS 规范吗？ 而 ljcb 输入引脚不需要共模偏置电压？

    谢谢
  • 0
    TI__Guru**** 1490375 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Vijay、

    否  ljcb 引脚无法承受包含 LVDS 兼容信号的差分对上的直流电平。  需要使用串联电容器来阻止此直流偏置。  但是、如果您要通过探头验证是否连接了符合 LVDS 标准的信号、则必须在这些电容器的驱动器侧进行探头、其中仍然存在直流偏置。

    Tom

  • 0
    TI__Guru**** 1490375 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Vijay、

    从重新阅读您之前的帖子中、我相信您无法完全理解您的话语的确切含义。  当您说信号符合 LVDS 时、这包括规范的所有部分、包括交流摆幅最小值和最大值以及直流偏置值。  这就是为什么我不断说这些引脚无法接受与 LVDS 兼容的信号的原因。  信号可以接受 LVDS 的交流摆幅电平、但无法接受直流偏置。  这就是需要串联电容器的原因。

    Tom

  • 0
    TI__Guru**** 1490375 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    你(们)好，Tom

    那么、除了 Vos 所有其他规范之外、用于接收规范的 ljcp 是下表？

  • 0
    TI__Guru**** 1490375 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    Tom


    我的意思是、Ljcb 引脚与 AC 技术规范的 LVDS 部分兼容、并且不接受 DC 偏置电压。μ V
  • 0
    TI__Guru**** 1490375 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Vijay、

    我不能比我在前两个岗位上更清楚。

    Tom

  • 0
    TI__Guru**** 1490375 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    Tom、

    有关 LJCB 引脚的更多信息、TI 何时发布正式的信号测试规格？

    谢谢
  • 0
    TI__Guru**** 1490375 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Vijay、

    修订后的数据手册将于6月初发布。

    Tom