[参考译文] AM3351：无需 CCS 即可实现 DDR3软件调平

迪尔克

是否有在任何原型板上安装 JTAG 接口的选项？ 我们可以从一个板获得最佳值、并在后续板上使用。 您能否分享有关客户电路板布局、实施等的更多详细信息、以便我可以提供有关如何应对这种情况的更好指导。

此致、Siva

还有一些其他问题：

1)

如果了解 TI 校准 DD3的方法是正确的、则工具假定网组 DQS0和 DQS1的布线长度大约相同。

在描述中明确提到了 DS chap 7.7.2.3.6.2、长度匹配适用于一个字节。

是否正确，因此应该存在2组校准值？

这在 TI 工具中找不到。

如何解释7.7.2.3.6.1章的脚注？

这是否意味着 走线长度为300mil 的 DDR3接口可以与 DDR2在相同的布局上使用？
或者，如果仅使用 DDR3，则不需要300mil？

2)

关于数据副本上的数据表示的问题：

假设 R0寄存器(32b 大端字节序)必须复制到 DDR 存储器中。 但 DDR 内存是小端字节序组织的。DDR 内存中的复制序列和最终顺序是如何的？

此处是客户要解释的方法。

[引用 USER="DJ-NG"]

还有一些其他问题：

1)

如果了解 TI 校准 DD3的方法是正确的、则工具假定网组 DQS0和 DQS1的布线长度大约相同。

在描述中明确提到了 DS chap 7.7.2.3.6.2、长度匹配适用于一个字节。

是否正确，因此应该存在2组校准值？

这在 TI 工具中找不到。

[/报价]

对于 DDR SW 调平、 该工具基本上对2个字节上的 DQS 取平均值。 我们发现  、对于 AM335x 上的 x16 DDR 接口并利用我们的电路板布线指南、此方法可提供可接受的性能 、以满足 接口 以400MHz 时钟速率运行时的 DRAM 时序要求。

[引用 USER="DJ-NG"]

如何解释7.7.2.3.6.1章的脚注？

这是否意味着 走线长度为300mil 的 DDR3接口可以与 DDR2在相同的布局上使用？
或者，如果仅使用 DDR3，则不需要300mil？

[/报价]

脚注主要描述地址控制总线的曼哈顿最长长度。  如 图所示、在 CACLMY 顶部还有一个300mil 的距离、用于帮助将 DDR3器件下方的地址总线路由到 BGA。 300mil 与重新使用 DDR2布局无关。 请告知我们这是否仍然不清楚。