[参考译文] AM3715：空闲模式期间的 MCSPI3_SIMO 状态

林玉文

这是控制器数据输出的正确行为。  在空闲期间、我看不到强制 H 或 L 的方法。  

我感到惊讶的是、该信号在上拉电阻启用的情况下保持中电平。  是否确定已启用？  

检查您用于 SIMO 信号的引脚的 CONTRAL_PADCONF 寄存器设置。   它可能 启用了反向拉电阻？

保罗  

尊敬的 Paul：

感谢您的反馈。

当我们使用上拉配置设置 SIMO 时、此症状是相同的、但其偏斜率将更快到中级。

根据 SPI 标准、SIMO 将在空闲期间保持高电平或低电平、具体取决于进入空闲状态之前的最后一个位数据。

我想知道、如果在空闲状态下最后一个位数据为高阻态、那么 SIMO 如何在该位数据为"1"时保持高电平。

我认为它需要在数据传输期间输出、甚至是空闲状态、对吧？

BR、

Yume

奇怪的是、信号在中电平稳定。    如果两个 pull (ASIC 和 PADCONF)都设置为高电平、则应斜坡至逻辑1。

高阻态输出是该器件的正确操作、拉电流本应正常工作。   是否连接了任何其他可以驱动信号的设备？   如果您禁用两个上拉电阻、会发生什么情况？  

保罗  

尊敬的 Paul：

中电平与空闲周期时间相关、高阻态输出需要更多时间通过上拉电阻器斜升至逻辑1。

请参阅下面用于触摸控制 器的 MCSPI2波形、它以较慢的速度运行、并且具有较长的空闲时间。

如果上拉电阻(~2K 欧姆)、您可以观察到当最后一位数据为0时信号缓慢上升、如果没有下拉电阻、则在最后一位数据为1时信号缓慢下降。

*如果上拉、则在最后一位数据为0时斜升

*如果 没有拉电流、则在最后一位数据为1时斜降

Br、Yume

Yume

因此信号的行为符合预期。 确保拉电阻已启用。

  Paul  

尊敬的 Paul：

当 SIMO 为高阻态输出时、其斜升电压将取决于空闲时间。

如果时间足够、它将斜升至逻辑"1"、但如果时间太短、它将斜升至中电平。

我们能否控制空闲时间？

或者是否有机会在空闲期间将 SIMO 修改为输出(高电平或低电平跟随最后一个位数据)？

Br、Yume

当 SIMO 为高阻态输出时、其斜升电压将取决于空闲时间。

如果时间足够、它将斜升至逻辑"1"、但如果时间太短、它将斜升至中电平。

您之前提供的示波器截图"上拉时最后一位数据为0时斜升"显示斜升时间为~0.5 clk 周期或~250nS (？)。  字之间的延迟似乎仅为3-4个时钟周期。  在此示波器屏幕截图中、SPI 输出似乎从未在中点趋稳、而是经过它。

在什么情况下、您会看到它在中点趋稳？   

这是无法控制的。  

保罗  

尊敬的 Paul：

在什么情况下、您会看到它在中点趋稳？  

-->请查看用于 FPGA 上载固件的 MCSPI3_CLK 和 MCSPI3_SIMO 的波形。 (第一个图)

当 SPI 速度高达24MHz/48MHz 时、8位数据之间的空闲时间可能小于200ns。

SIMO  可提升至中级水平。

Br、Yume

看起来是空闲期间在下一个字被发送前达到~1V 的第一个波形。 这是否是 FPGA 的问题？

解决方案是使用更强的拉力来提高边缘速度。

我不知道为什么在该器件上采用这种方法。