This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
器件型号:TDA3
您好!
我对交流时序的 SPI 有如下一些问题:
1) 1) 交流定时时间是否为时钟等信号振幅50%时的时间点?
2) 2) 图7-25 McSPI 的 SS6 -从模式传输
SS6是如何定义数据信号的建立和保持时间的?
它定义了最小值和最大值。 如何从 DM 读取此数据的设置和保持时间?
3) 3) 图7-25 McSPI 的 SS7 -从模式传输
在 PHA = 1的情况下、第一个 SS6是 SS7? 但是、如果第一个 SS6是 SS7、则 SS7也是错误的数字。
此致、
肯什
您好 Kenshow、
是的、所有上升和下降时间都是针对 VDDS 的10%至90%计算的。 对于"0"和"1"逻辑电平、所有输入和输出时序参数均以 Vref 为基准。 VREF =(VDDI/O)/2。 必须使用每个管脚配置寄存器中的默认 SLEWCONTROL 设置来保证时序、除非数据手册的各个时序子章节中另有具体说明。 所有时序均以每纳秒4伏(4V/ns)的输入边沿速率进行测试。 数据手册中指定的时序参数值不包括电路板线路的延迟。 作为一种良好的电路板设计实践、必须始终考虑到这种延迟。 可以通过增加/减少此类延迟来调整时序值。 TI 建议使用可用的 I/O 缓冲器信息规范(IBIS)模型来正确分析时序特性。 要正确使用 IBIS 模型来实现给定系统的准确时序分析、请参阅《使用 IBIS 模型进行时序分析》应用报告(文献编号 SPRA839)。 如果需要、可使用缓冲器等外部逻辑硬件来补偿任何时序差异。
谢谢、
直径
您好 Kenshow、
实际上、我的帖子中有五个条件、它们都与交流时序测量相关、具体取决于您尝试测量的内容。
是的、您可以在 Vref =(VDDI/O)/2时测量 SS6。
您可能感兴趣的另一个条件是测试交流时序测量的负载电路:
注意:数据表提供了器件引脚的时序。 对于输出时序分析、必须考虑测试器引脚电子器件及其传输线路效应。 延迟为2ns 的传输线路可用于产生所需的传输线路效应。 传输线路仅用作负载。 无需从数据表时序中添加或减去传输线路延迟(2ns)。 此数据表中的输入要求在器件引脚上以< 4伏/纳秒(4 V/ns)的输入压摆率进行测试。
谢谢、
直径