This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TDA3:QSPI/McSPI 交流时序

Guru**** 1980945 points
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/611030/tda3-qspi-mcspi-ac-timing

器件型号:TDA3

您好!

我对交流时序的 SPI 有如下一些问题:

1) 1) 交流定时时间是否为时钟等信号振幅50%时的时间点?

2) 2) 图7-25 McSPI 的 SS6 -从模式传输

 SS6是如何定义数据信号的建立和保持时间的?

 它定义了最小值和最大值。 如何从 DM 读取此数据的设置和保持时间?  

3) 3) 图7-25 McSPI 的 SS7 -从模式传输

在 PHA = 1的情况下、第一个 SS6是 SS7? 但是、如果第一个 SS6是 SS7、则 SS7也是错误的数字。

此致、

肯什

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好 Kenshow、

    您的问题已转发给 DM 团队进行评论。

    此致、
    Yordan
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好 Kenshow、

    1)时序根据提供的参数说明进行指定。

    2) SS6是延迟时间、SPI_SCLK 有效边沿到 mcspi_SOMI 转换;SS4是建立时间、SPI_d[x]在 SPI_SCLK 有效边沿之前有效;SS5是保持时间、SPI_d[x]在 SPI_SCLK 有效边沿之后有效;
    SS6有最小值和最大值;SS4和 SS5只有最小值

    3) SS7是延迟时间、SPI_CS[x]活动边沿到 mcspi_SOMI 转换

    谢谢、
    直径
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    1)   1)否 我的问题是、用于定义延迟时间的基于信号的 slop 点在哪里。 它来自基于时钟振幅的50%、如下所示。

    2) 2)   我了解 SS6定义了时钟的数据输出时序。 但是、我感到困惑的是、在某些情况下、它包含了未定义的数据时间。 我想知道交流时序、即从时钟开始到有效数据开始和结束有效数据的时间、如下所示。 我应该为它们使用哪些值?

     3)   3)确定

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好 Kenshow、

    1) 1)通常、在截止频率为-3dB 点的情况下、针对10%至90%的 VDDS 计算上升和下降时间。 我建议您使用这些进行计算。

    2) 2) SS6定义得很好、具有最短和最长的时间。 但要获得有效的数据参考、您可能需要查看设置(SS4)和保持(SS5)时间。

    谢谢、
    直径
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Dian:

    1) 1)您知道交流时序在 DM 中定义为最小值/最大值。 测量这些值时使用的信号电平剂量是多少? VDDS 的10%、50%、90%?

    2) SS4和 SS5是定义的数据输入情况、而不是输出数据信号。 因此、我认为我不能将它们用于外部器件的输入信号。

    我想  清楚地知道从 spim_SCLK 到 spim_d 的延迟时间。 我可以理解 SS6是否写入下图。  

    如果 SS6与上图中的5、6相同、我将理解。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    尊敬的 Dian:

    我认为我的问题很简单。
    如果您对我的问题有任何疑问、请随时向我咨询。

    此致、
    肯什
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好 Kenshow、

    测量信号通常是在活动点到活动点完成的、即、如果您的活动时钟边沿在上升、则从90% VDD 开始测量是很好的、如果信号下降- 10% VDD。 目标信号也是如此。 对50%的信号进行测量不是常见的做法、因为通常这不是有效的信号电平、但一般来说、您应该得到相同的结果。

    对于第二个-我的理解是 SS6应该是延迟时间、SPI_SCLK 有效边沿到 mcspi_SOMI 转换结束;SPI_SCLK 有效边沿到 mcspi_SOMI 转换开始应定义为保持时间。 或者至少这是 QSPI 图中定义的方式。
    我目前正在等待规范所有者确认 McSPI 图。

    谢谢、
    直径
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    尊敬的 Dian:

    感谢您的回复。

    1) 1)我理解您的答案。 那么、这种思维方式不仅适用于输出、还适用于输入?
    我希望这是用 DM 编写的。

    2) 2)我也在等。

    此致、
    肯什
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    Kenshow、

    1) 1)只要您从相等的点进行测量、就应该得到相同的结果(包括50%电平)。 请注意、数据手册不包括电路板布线延迟。 我将尝试在 DM 中推动批准/添加此信息。

    2) 2)反馈是 SS6在单个参数中定义了最小和最大延迟时间。 最小值是非活动周期的开始、最大值是活动周期的结束。 McSPI 的图表将在 DM 中更新以删除灰色的无效周期。

    谢谢、
    直径
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    尊敬的 Dian:

    我在下面再次确认2)。

    >最小值表示非活动周期的开始、最大值表示非活动周期的结束。 方框图
    >对于 McSPI、将在 DM 中更新以删除灰色的无效周期。

    我认为使用以最小/最大为单位的非活动表达式来删除 DM 中的无效期间不是很好。
    因此、最小/最大值意味着它是活动(或有效)周期的开始。 这是可以的吗?

    此致、
    肯什
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    Kenshow、

    正如我在上面所说的、最小值实际上是从有效时钟边沿到转换开始的保持时间。
    最大值是从时钟边沿到转换结束的延迟时间。

    我们将与团队合作、找到解决此问题的最佳方法。

    谢谢、
    直径
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    尊敬的 Dain:

    TDA3x 是否采用了10% VDD 和90% VDD? 它是哪种标准?
    我想确认它们、因为有如下输入规格:

    1.8V 模式
    VIH:0.65*VDDS
    VIL:0.35*VDDS

    3.3V 模式
    VIH:2.0
    VIL:0.8

    非常感谢。
    肯什
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好 Kenshow、

    您引用的值来自直流特性、这些特性用于提供缓冲器的特性。
    缓冲区值因类型而异。 正如我在上面所说的-如果您获得了等分、您将获得相同的结果、包括50%的结果。

    谢谢、
    直径
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    尊敬的 Dain:

    是的、我知道。
    我的问题是 McSPI 在 DM 中的测量条件。 我只想再次确认这一点。 您能告诉我 TDA3x 的测量条件是 McSPI 信号的10%还是90% Vdd、还是其他任何条件。

    谢谢、
    肯什
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 Kenshow、

    是的、所有上升和下降时间都是针对 VDDS 的10%至90%计算的。 对于"0"和"1"逻辑电平、所有输入和输出时序参数均以 Vref 为基准。 VREF =(VDDI/O)/2。 必须使用每个管脚配置寄存器中的默认 SLEWCONTROL 设置来保证时序、除非数据手册的各个时序子章节中另有具体说明。 所有时序均以每纳秒4伏(4V/ns)的输入边沿速率进行测试。 数据手册中指定的时序参数值不包括电路板线路的延迟。 作为一种良好的电路板设计实践、必须始终考虑到这种延迟。 可以通过增加/减少此类延迟来调整时序值。 TI 建议使用可用的 I/O 缓冲器信息规范(IBIS)模型来正确分析时序特性。 要正确使用 IBIS 模型来实现给定系统的准确时序分析、请参阅《使用 IBIS 模型进行时序分析》应用报告(文献编号 SPRA839)。 如果需要、可使用缓冲器等外部逻辑硬件来补偿任何时序差异。

    谢谢、
    直径

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    尊敬的 Dian:

    感谢您的回答。

    '对于"0"和"1"逻辑电平、所有输入和输出时序参数均以 Vref 为基准。 VREF =(VDDI/O)/2。"
    我想这是我的第一个问题的答案。 这意味着时序参数为50% VDD。

    我认为“VDDS 的10%至90%”意味着上升和下降转换时间。 在这种情况下、它用于信号转换时间、例如 I2C SDA、SCL、DM 中的数字11和10。

    此致、
    肯什
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    尊敬的 Dain:

    您对我在上一帖子中的理解有什么意见吗?

    此致、
    肯什
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好 Kenshow、

    所有上升和下降时间均为 VDDS 的10%至90%计算得出。
    对于"0"和"1"逻辑电平、所有输入和输出时序参数均以 Vref 为基准。 VREF =(VDDI/O)/2。

    我在上面的评论涵盖了在推荐的工作条件下测量过程的一般特性(除非另有说明)。

    谢谢、
    直径
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    尊敬的 Dian:

    我很抱歉。 我有点困惑、因为您显示了两个条件。
    我想确认我对 SS6的理解。 我认为测量条件的交流时序为(VDD I/O)/2。

    正确吗?

    此致、
    肯什
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 Kenshow、

    实际上、我的帖子中有五个条件、它们都与交流时序测量相关、具体取决于您尝试测量的内容。
    是的、您可以在 Vref =(VDDI/O)/2时测量 SS6。

    您可能感兴趣的另一个条件是测试交流时序测量的负载电路:

    注意:数据表提供了器件引脚的时序。 对于输出时序分析、必须考虑测试器引脚电子器件及其传输线路效应。 延迟为2ns 的传输线路可用于产生所需的传输线路效应。 传输线路仅用作负载。 无需从数据表时序中添加或减去传输线路延迟(2ns)。 此数据表中的输入要求在器件引脚上以< 4伏/纳秒(4 V/ns)的输入压摆率进行测试。

    谢谢、

    直径

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    尊敬的 Dian:

    非常感谢。

    此致、
    肯什
x 出现错误。请重试或与管理员联系。