[参考译文] AM6442：如何实施在 MSRAM 上运行的 Linux 系统引导 R5F CPU 项目

您好，Nick W ü，

非常感谢您的答复。

您是对的！

Linux 现在可以引导 R5F 内核在 MSRAM 上运行、而 M4F 内核和 Linux 系统可以正常运行。 基于此、无论 MCU+内核之间的共享存储器区域是在 DDR 或 MSRAM 上配置以进行测试、RPMSG 模块都可以正常工作。

因为我赶时间进行测试、所以使用了一些错误的文件来测试产生的错误。

使用 MCU+SDK 9.1进行测试

>如果 M4F 没有运行程序，R5F0-0 (MSRAM)、R5F0-1 (DDR)、R5F1-0 (DDR)、R5F1-1 (DDR)可以从 Linux 正常启动，而 Linux 正在正常运行。

可能是我使用了错误的.dTB 文件进行测试。 根据上述回复修改生成的.dtb 文件没有问题。 M4F 内核(DDR)可正常启动。

>当 R5F0-0在 MSRAM 上运行时、R5F 内核的其余部分都在 DDR 内存上运行。 在 DDR 上运行的 R5F 无法使用 IPC_rpmsg 进行 R5F 内核之间的数据交互、Linux 和 R5F 可以使用 IPC_rpmsg 进行数据交互(使用 ti-rpmsg-char 进行测试)。

我已经重新配置了在系统项目中使用 IPC 的 MCU+内核、但在测试期间、我没有重新编译所有 MCU+项目、也没有替换所有.out 文件。 我猜是一些 MCU+内核一直在执行 IpcNotify_syncall (SystemP_WAIT_FOREVER)。

此致、

黄

黄先生、您好！

很高兴听到一切都在为您服务！ 如果您有任何其他问题、请随时创建新主题帖。

后续

可以帮个忙吗？ 您提出了一个非常好的问题。 根据我们的讨论、我想创建一个新的 AM64x Academy 页面。 您是否可以附加 Linux devicetree 文件和远程内核链接器文件的这些部分？  

Linux devicetree：
SRAM devicetree 节点
引用 SRAM 的远程内核 devicetree 节点

远程核心链接器文件：
您为 DDR 和 SRAM 分配不同区域的器件

此致、

尼克

你好，Nick

没问题。 我一直在学习 AM64x Academy。 同时也希望 AM64x Academy 能够帮助更多 AM64x 用户。

以 MCU+SDK 中的 GPIO LED 闪烁为例。(Linux SDK 8.6 / MCU+SDK 9.1)。

为了在 MSRAM 中实现 Linux 引导 R5F 运行、主要更改如下：

• Linux devicetree--> k3-am64-main.dtsi (只能修改它。 无需修改 other.dtsi/.dts 文件)

//SRAM devicetree 节点

oc_sram: sram@70000000 {
		compatible = "mmio-sram";
		reg = <0x00 0x70000000 0x00 0x200000>;
		#address-cells = <1>;
		#size-cells = <1>;
		ranges = <0x0 0x00 0x70000000 0x200000>;

        //SRAM node allocation -> MSRAM: ORIGIN = 0x70080000 , LENGTH = 0x40000 
		main_r5fss0_core0_msram:r5fss0_core0_msram@80000 {
			reg = <0x80000 0x40000>;
		};  

		atf-sram@1c0000 {
			reg = <0x1c0000 0x20000>;
		};

		dmsc-sram@1e0000 {
			reg = <0x1e0000 0x1c000>;
		};

		sproxy-sram@1fc000 {
			reg = <0x1fc000 0x4000>;
		};
	};

//引用 SRAM 的远程核心 devicetree 节点

		main_r5fss0_core0: r5f@78000000 {
			compatible = "ti,am64-r5f";
			reg = <0x78000000 0x00010000>,
			      <0x78100000 0x00010000>;
			reg-names = "atcm", "btcm";
			ti,sci = <&dmsc>;
			ti,sci-dev-id = <121>;
			ti,sci-proc-ids = <0x01 0xff>;
			resets = <&k3_reset 121 1>;
			firmware-name = "am64-main-r5f0_0-fw";
			ti,atcm-enable = <1>;
			ti,btcm-enable = <1>;
			ti,loczrama = <1>;
			sram = <&main_r5fss0_core0_msram>; //sram node reference
		};

• 远程核心连接器文件( linker.cmd 文件 )

//您将不同区域分配给 DDR 和 SRAM 的部件

SECTIONS
{
    .vectors  : {
    } > R5F_VECS   , palign(8) 

    GROUP  :   {
    .text.hwi : {
    } palign(8)
    .text.cache : {
    } palign(8)
    .text.mpu : {
    } palign(8)
    .text.boot : {
    } palign(8)
    .text:abort : {
    } palign(8)
    } > MSRAM  


    GROUP  :   {
    .text : {
    } palign(8)
    .rodata : {
    } palign(8)
    } > MSRAM  


    GROUP  :   {
    .data : {
    } palign(8)
    } > MSRAM  


    GROUP  :   {
    .bss : {
    } palign(8)
    RUN_START(__BSS_START)
    RUN_END(__BSS_END)
    .sysmem : {
    } palign(8)
    .stack : {
    } palign(8)
    } > MSRAM  

    GROUP  :   {
    .irqstack : {
        . = . + __IRQ_STACK_SIZE;
    } align(8)
    RUN_START(__IRQ_STACK_START)
    RUN_END(__IRQ_STACK_END)
    .fiqstack : {
        . = . + __FIQ_STACK_SIZE;
    } align(8)
    RUN_START(__FIQ_STACK_START)
    RUN_END(__FIQ_STACK_END)
    .svcstack : {
        . = . + __SVC_STACK_SIZE;
    } align(8)
    RUN_START(__SVC_STACK_START)
    RUN_END(__SVC_STACK_END)
    .abortstack : {
        . = . + __ABORT_STACK_SIZE;
    } align(8)
    RUN_START(__ABORT_STACK_START)
    RUN_END(__ABORT_STACK_END)
    .undefinedstack : {
        . = . + __UNDEFINED_STACK_SIZE;
    } align(8)
    RUN_START(__UNDEFINED_STACK_START)
    RUN_END(__UNDEFINED_STACK_END)
    } > MSRAM  


    GROUP  :   {
    .ARM.exidx : {
    } palign(8)
    .init_array : {
    } palign(8)
    .fini_array : {
    } palign(8)
    } > MSRAM  

    .bss.user_shared_mem (NOLOAD) : {
    } > USER_SHM_MEM    

    .bss.log_shared_mem (NOLOAD) : {
    } > LOG_SHM_MEM    

    .bss.ipc_vring_mem (NOLOAD) : {
    } > RTOS_NORTOS_IPC_SHM_MEM    

    .bss.nocache (NOLOAD) : {
    } > NON_CACHE_MEM    
    
    // Add resource_table
    GROUP  :   {
    .resource_table : {
    } palign(4096)
    } > DDR_0  
}

MEMORY
{
    R5F_VECS   : ORIGIN = 0x0 , LENGTH = 0x40 
    R5F_TCMA   : ORIGIN = 0x40 , LENGTH = 0x7FC0 
    R5F_TCMB0   : ORIGIN = 0x41010000 , LENGTH = 0x8000 
    NON_CACHE_MEM   : ORIGIN = 0x70060000 , LENGTH = 0x8000 
    MSRAM   : ORIGIN = 0x70080000 , LENGTH = 0x40000 
    USER_SHM_MEM   : ORIGIN = 0x701D0000 , LENGTH = 0x80 
    LOG_SHM_MEM   : ORIGIN = 0x701D0080 , LENGTH = 0x3F80 
    RTOS_NORTOS_IPC_SHM_MEM   : ORIGIN = 0x701D4000 , LENGTH = 0xC000 
    FLASH   : ORIGIN = 0x60100000 , LENGTH = 0x80000 
    
    DDR_0   : ORIGIN = 0xA0100000 , LENGTH = 0x1000 // Allocate the DDR area to place the resource table
    DDR_1   : ORIGIN = 0xA0101000 , LENGTH = 0xEFF000 
    LINUX_IPC_SHM_MEM   : ORIGIN = 0xA0000000 , LENGTH = 0x100000 
}

不要忘记向项目中添加资源表、 我使用 example.syscfg 文件进行配置(IPC->Linux A53 IPC RP 消息)

现在、我并不担心 Linux 如何引导 M4F 在 MSRAM 上运行、因此我没有在我身边进行测试。 我希望 Nick 可以在 AM64x Academy 上加入该团队。

此致、

黄

黄先生、您好！

这太棒了、再次感谢您与我共享您的代码！ 当我有一些空闲时间在多核学院添加更多页面时、我将以您的示例为基础进行构建。

此致、

尼克

黄先生、您好！

我正在努力添加我们讨论过的有关 R5F 和 M4F 的 SRAM 示例。 我确实注意到有一件事可能影响您的用例、也可能不影响您的用例：

我以 IPC_rpmsg_echo_linux 示例 SDK 9.1为基础进行构建。

我查看了 R5F0_0 SysConfig、其中设置了 TI 驱动程序移植层> MPU ARMv7 > CONFIG_MPU_Region3、以确保 SRAM 存储器区域已选中"允许代码执行"。

默认情况下、"Access Permissions (访问权限)"列出了"Supervisor RD+WR、User RD (主管 RD+WR、用户 RD)"。 我不确定这是否会阻止堆栈正常运行、或者您是否需要将其更新为 "Supervisor RD+WR、User RD+WR"。

此致、

尼克